رغم أن المصدر هو FudZilla إلا أنني أطلب من كل من يفكر بإغلاق الصفحة بسبب المصدر أن يتريث قليلاً، فـ FudZilla يضع إثباته من وثيقة رسمية من Intel ومن موقع Intel نفسه...
الوثيقة وهي ملف pdf بحجم صغير تقريباً 260 كيلوبايت تتضمن معلومات حول مواصفات المعالج، في الصفحة 16 هناك تبدأ قائمة بالأخطاء التي يعاني منها المعالج، طبعاً القائمة طويلة وهي معتادة فكل المعالجات تتضمن أخطاء، فمثلاً الخطأ AAJ55 يقول
ويعني أن المعالج قد يتجمد Hang عندما يكون معالجين حقيقين ( نواتين ) في وضع طاقة منخفضة معين... وتبين الوثيقة أن الشركة تخطط لإصلاح هذا الخلل، فالأخطاء قد يتم تصحيحها وقد لايتم تصحيحها حسب نوع الخطأ ومقدار ما يسببه من مشكلة ومقدار ما يحتاج من جهد...اقتباس:
Processor May Hang When Two Logical Processors Are in Specific Low Power
States
في آخر الصفحة 37 سنجد وصفاً للخطأ AAJ1 وعنوانه
Clarification of TRANSLATION LOOKASIDE BUFFERS (TLBS) Invalidation
أي أنه تم التأكد من عدم تطابق النتائج مع التوقعات من وحدة الـ TLB بالضبط نفس مشكلة Phenom الأصلية التي حصلت
وصف المشكلة كاملاً
والفقرة الأخيرة تبين نواتج هذه المشكلة، وهي بالضبط مثل النواتج التي كانت في Phenom الأصلي، والأدهى أن Intel ستقوم بنفس الحل بشكل مؤقت وهو تحديث BIOS ريثما يتم إصلاح المشكلة في إصدارات قادمة من المعالج، ولكن لا نعلم هل هذا الإصلاح سيؤدي إلى تخفيض في الأداء كما كان حال Phenom الأصلي ؟اقتباس:
Section 10.9 INVALIDATING THE TRANSLATION LOOKASIDE BUFFERS (TLBS) of the
Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 3A: System
Programming Guide will be modified to include the presence of page table structure
caches, such as the page directory cache, which Intel processors implement. This
information is needed to aid operating systems in managing page table structure
invalidations properly.
Intel will update the Intel® 64 and IA-32 Architectures Software Developer's Manual,
Volume 3A: System Programming Guide in the coming months. Until that time, an
application note, TLBs, Paging-Structure Caches, and Their Invalidation (https://
http://www.intel.com/products/proces...uals/index.htm), is available which provides
more information on the paging structure caches and TLB invalidation.
In rare instances, improper TLB invalidation may result in unpredictable system
behavior, such as system hangs or incorrect data. Developers of operating systems
should take this documentation into account when designing TLB invalidation
algorithms. For the processors affected, Intel has provided a recommended update to
system and BIOS vendors to incorporate into their BIOS to resolve this issue.
رجاءاً بلا تعصب، فهذا الموضوع وُضع لبعض المتعصبين أساساً من محبي Intel الذين أبدوا استغرابهم من كيف تقوم شركة مثل AMD بإطلاق معالج يتضمن مشكلة، وعندما تم إخبارهم بأن المشاكل تتواجد في كل المعالجات قالوا بأن مشكلة TLB كبيرة ويجب أن لايطلقوا المعالج... هاهي Intel تطلق المعالج مع ذات المشكلة :)
فالمسألة تعتمد على المشكلة نفسها هناك مشاكل يمكن التغاضي عنها ويمكن إطلاق المعالج بوجودها وهناك مشاكل لايمكن التغاضي عنها ولايمكن إطلاق المعالج بوجودها...
المصدر : https://www.fudzilla.com/index.php?o...10707&Itemid=1
-----------------------------
تم تحديث الموضوع : راجع الرد 32
من هنا