ياجماعه هل السؤال جنني وحيرني وماكنت أعرف حلو ياريت مين بيقدر يساعدني يقلي وحط جوابو بالرد
نود تصميم وحدة معالجة مركزية CPU تتعامل مع الأرقام الصحيحة المرمزة على 8 بتات. تدعم هذه الوحدة التعليمات التالية :
SUB – ADD – MUL –XOR– NAND-LW ، ولها ملف سجلات يضم 64 سجلاً داخلياً، ولها منفذاportsخرج.
1- ما هو تصميم ملف السجلات اللازم ؟
2- ما هي أبعاد الذاكرة Look-Up Tables الواجب استخدامها في التنفيذ العملي لخوارزمية الجداء؟
3- بالاستفادة من إجابة السؤال 2، ما هو تصميم وحدة الحساب والمنطق ؟
4- بفرض أن تعليمة القراءة من الذاكرةLw هي التعليمة الأطول مدةً، وكان النفاذ إلى الذاكرة يتطلب 4ns، ووحدة الحساب والمنطق إلى 2ns، والنفاذ إلى السجلات 1ns. ما هو التردد الأعظم المناسب لتصميم ممر المعطيات وحيد الدور؟ كم يصبح التردد الأعظم المناسب في حالة تصميم ممر معطيات متعدد الأدوار؟
5- إذا تطلب تصميم وحدة تحكم المعالج استخدام 135 إشارة تحكم عتادية، 96 عملية صغرية و40 تعليمة صغرية، وكانت بعض التعليمات الصغرية تتطلب 3 عمليات صغرية على التوازي، ما هو حجم الذاكرة الصغرية اللازمة غند استخدام الترميو المباشر والأفقي والشاقولي؟
وما هوه الــLook-Up Tables ؟؟
يعطيكم العافيه
سؤال مستعجل إلى كل من يعرف لغة ال MIPS
ضوابط المشاركة
المفضلات