اذا ركبت في الحاسوب الشخصي معالج من معماريه RISC ماذا سأستفيد وعلى حساب ماذا
معالج X86 يصم عدد ضخم من الاوامر اللتي تنفع للتعامل مع حاسوب شخصي
ومثل ما قال الاخ حميدو انه في وحدة الcontrol unit يتم معالجه الاوامر بصوره اوليه ثم يتم تنفيذه في ما بعد وهذه العمليه تتطلب وقت
حيث ان المعالج يأخذ اكتر من clock لتنفيذ امر واحد
وهذا غير موجود في معالجات RISC بحيث ان لكل امر يتم تنفيذه في CLOCK CYCLE واحده فقط
ولكن معالجات x86 تأتي بعرض ناقل 64bit فقط ويدعم كل ذالك الكم من الاوامر
اذا نظرت في ال 64 bit ماذا ستجد؟
اسم الامر و عنوان البيانات في الرام والكاش واشياء اخرى لا اذكرها الآن
اذا كانت عنوان الريجيستر في الرام ال 3جيجا يحتاج إلى 32 بيت والآن يوجد رامات 8 جيجا و12 جيجا
ماذا بقي لاسم الامر والاشياء الاخرى
لكن كل معلومه تدخل إلى المعالج بشكل منفصل
اولا الامر ثت العنوان في الرام ثم العنوان في الكاش والباقي ...لتنفيذ امر واحد
اما في معالجات RISC فيجب ان تصطف كل هذا الكم من البيانات بجانب بعض ليتم تنفيذه في لحظه واحده
طبعا لا اشكك في كلام بروفيسور في المعالجات ولكن اظن انه يقصد التركيز على عرض الناقل اكتر من عدد الاوامرالمدعومه
توضيح صغير عن معالجات RISC
المعالج لا بينفذ الامر في clock cycle واحده ولكن ينفذ جميع الاوامر في في نفس الزمن
ابسط معالجات RISC من شركة microchip نتفذ الامر في اربع دورات
يعني معالج 4 ميجا هيرتز ينفذ مليون امر في الثانيه الواحده
وانا بدنيت كلامي على معماريتها فهي تمثل مبدأ معالج RISC
انا ارى انه اذا اردنا التغاظي عن عرض الناقل (64بيت) ونقل البيانات تباعا فسوف يكون الاداء ابطأ من X86 بكثير
في منصة P55 و X58 أصبح عرض الناقل هو 32 بت !المشاركة الأصلية كتبت بواسطة gaza_son
أود الاستيضاح منك في هذا النقطة يا أخي ، هل تعني بالأمر العملية Operation ؟ ، لأنك كما تعلم أن العملية الوحدة قد تحتوي علي أكثر من تعليمة ، ومعالجات RISC تبرع في تنفيذ كل تعليمة في تردد واحد فقط .اما في معالجات RISC فيجب ان تصطف كل هذا الكم من البيانات بجانب بعض ليتم تنفيذه في لحظه واحده
المعالج لا بينفذ الامر في clock cycle واحده ولكن ينفذ جميع الاوامر في في نفس الزمن
ابسط معالجات RISC من شركة microchip نتفذ الامر في اربع دورات
مثال : ضرب 2X5 :
العملية الأولي هي قراءة رقم الخمسة ورقم الاثنين من الذاكرة .
العملية الثانية هي ارسالهما الي مسجلات معالج الضرب .
العملية الثالثة هي ضربهما ثم وضع النتيجة في مسجل جديد .
العملية الرابعة هي ارسال النتيجة من المسجل الي الذاكرة .
كل عملية هي تعليمة واحدة ، وتتم في تردد واحد .
لا تنسي أن معالج جهاز Xbox360 يعتمد مبدأ PowerPC ، وهو يؤدي وظيفة رائعة في معالجة بيانات الألعاب .انا ارى انه اذا اردنا التغاظي عن عرض الناقل (64بيت) ونقل البيانات تباعا فسوف يكون الاداء ابطأ من X86 بكثير
وقف الخلق ينظرون جميعا كيف أبنى قواعد المجد وحدى
وبناة الأهرام فى سالف الدهر كفونى الكلام عند التحدى
أنا تاج العلاء فى مفرق الشرق و دراته فرائد عقدى
أى شئ فى الغرب قد بهر الناس جمالاِّ ولم يكن منه عندى
هناك فرق بين الحاسوب الشخصيي والxbox 360
بحيث ان الاخير مصمم فقط لتشغيل الالعاب والقليل من الوظائف الاخرى
عدد الاوامر اللتي يحتويها معالج xbox اقل بكثير من تلك الموجوده في معالج انتل
بالاضافه لمحدوديه الرام والقرص الصلب
فالعاملان الاخيران لا يمثلان حرج لمصمم المعالج ولن يعترض احد عليه ان اراد تحديد الامكانيه بحيث لا يمكن زيادتهما
من ما سبق نجد ان حجم الناقل في معالج الxbox في حد معقول انا اردنا استخدام RISC
اما بالنسبه للمثال اللذي ذكرته
اولا ما قمت به هو عمليتان 2 operations
الاولى قراءة الارقم الاول ووضعه في ريجيستر العمليات
والامر الثاني استدعاء الرقم الثاني وضربه بالرقم الموجد في ريجيستر العمليات
اما وضع النتيجه في المكان المطلوب فهذا امر ثالث
Assembly language
يعني 12 دوره
instruction cycle = 4cycles
تحتاج إلى اربعه
increment program register
export the instruction
decode it
do it
وكل وحده بتصير في نبضتين لكن في المعالج يحتوي على وحده ترجمه ووحده تنفيذ فيتم معالجه الامر في 4 نبضات بينما هو بيمشي في المعالج 8 نبضوت
يعني بيكون المعالج بينفذ في امر بيترجم اور تاني في نفس الوقت
فاتني أن قراءة رقم 5 و 2 من الذاكرة وارسالهما الي مسجلات معالج الضرب هي عملية واحدة ، شكرا للتصحيح يا أخي ، وكلامك صحيح هكذا ، فالمثال يحتوي علي ثلاثة عمليات .اما بالنسبه للمثال اللذي ذكرته
اولا ما قمت به هو عمليتان 2 operations
الاولى قراءة الارقم الاول ووضعه في ريجيستر العمليات
والامر الثاني استدعاء الرقم الثاني وضربه بالرقم الموجد في ريجيستر العمليات
اما وضع النتيجه في المكان المطلوب فهذا امر ثالث
هذا بالنسبة لمعالج RISC من شركة Microship صحيح ؟ ماذا عن معالج من فئة X86 ، مثل Athlon II أو Pentium III ؟instruction cycle = 4cycles
تحتاج إلى اربعه
increment program register
export the instruction
decode it
do it
بالطبع خطوط المعالجة Pipeline ، هذا مبدأ أساسي في المعالجة ، واذكر انتشار جدل حول أكثر المعماريتين صلاحا لتطبيق نظرية خطوط المعالجة Pipelining هل RISC أم CISC ؟ ، وأعتقد أن RISC كانت الأكثر سهولة في تحقيق ذلك .يعني بيكون المعالج بينفذ في امر بيترجم اور تاني في نفس الوقت
وقف الخلق ينظرون جميعا كيف أبنى قواعد المجد وحدى
وبناة الأهرام فى سالف الدهر كفونى الكلام عند التحدى
أنا تاج العلاء فى مفرق الشرق و دراته فرائد عقدى
أى شئ فى الغرب قد بهر الناس جمالاِّ ولم يكن منه عندى
ضوابط المشاركة
المفضلات