نقاش حول البناء الداخلي للمعالجات

[F.C.B]

بسم الله الرحمن الرحيم
السلام عليكم ورحمة الله وبركاته
في البداية أنا شخص فضولي في ما يتعلق بالكمبيوتر و أريد اكتشاف و معرفة كل شي
و أكثر ما يشدني في الكمبيوتر هو المعالج و لدي العديد من الأسئلة عن أمور غير واضحة لي أو لا أعلمها و أريد مساعدة الخبراء هنا
ملاحظة : لا أريد إجابة مختصرة و لكني أريد التفصيل الممل ... أعلم أن هذا أمر متعب لكن نحن هنا في المنتدى كي نفيد و نستفيد
بالمختصر المفيد أريد أن تحولني من مبتدئ إلى محترف في المعالجات :D

بسم الله نبدأ :

1 : في البداية أريد أن أسئل عن تقنية التصنيع هل هي حجم الترانسستور أم المسافة بين كل ترانسستور و أخر أو هي شي أخر ؟
2 : هل فكرة توزيع الترانسستورات في المعالج مثل الكائن الحي مثلا حيث إن مجموعة من الخلايا تكون نسيج و مجموعة من الأنسجة تكون عضو و مجموعة من ... الخ
هل الترانسستورات هكذا حيث مجموعة من الترانسستورات تكون جزء معين من المعالج و هكذا بنفس الفكرة .
3: معامل الضرب للمعالج ماذا يعني ؟ و ماذا يمثل من الناحية الفيزيائية ؟ , قرأت عدة أشياء عن معامل الضرب في المنتدى لكني لم أفهمه للأسف .
4 : معمارية المعالج , قرأت موضوع الأخ Sh@rk في منتدى مواضيع الهاردوير المميزة و هو (مصطلحات كل من المعالج و اللوحة الأم و الذاكرة ، مع التفاصيل و شرح مبسط عنها )
يقول فيه عن معمارية المعالج " و هي التصميم الهندسي للمعالج, من ناحية التصميم الحراري و الكهربائي و الالكتروني " هل التصميم الهندسي هذا هو التصميم الهندسي للترانسستورات حيث هي التي يمر من خلالها التيار الكهربائي و التي بسبب هذا تنبعث منها الحرارة و أيظا حركة الإلكترونات , أيظا أريد أن أعرف الأمور التي يكون من خلالها الفرق بين المعماريات و ما هي الأسس التي يبنى عليها هذا التصميم الهندسي , و أفضل أن تعطوني - إن أمكن - أمثلة بين معماريتين مختلفتين حتى أفهم الموضوع بشكل كامل , أيظا سؤال أخير عن المعمارية هل هي شكل المعالج من الداخل أو بعبارة أخرى هل هي الشكل الداخلي تحت إبر المعالج المثبتة على السوكيت .

أعلم أني أوجعت رأسكم بأسألتي :D لكن للأسف لم تنتهي :o فهل تصبروا قليلا علي

5 : الإبر التي تربط المعالج و السوكيت هي كما نعلم لتثبيت المعالج على السوكيت لكن هل البيانات تنتقل من خلالها أيظا , أيظا أريد معرفة كيف تنتقل البيانات بين المعالج و السوكيت و الماذر بورد .
6 : ذاكرة الكاش , الذاكرة التي تكون من المستوى 3 تكون لكل الأنوية و المستوى 2 تكون مخصصة لنواة واحدة لكن المستوى 1 أين تكون ؟ هل هي داخل النواة أم ماذا , أيظا أريد أن أعرف التصميم الفيزيائي الداخلي لذاكرات الكاش .
7 : الأنوية , الذي أعرفه أن الأجزاء الداخلية لأنوية المعالجة هي وحدة الحساب و المنطق و حدة التحكم و المسجلات فهل معلوماتي صحيحة , و أيظا كيف تتم عملية المعالجة في هذه الأجزاء
أيظا عندما نقول مثلا إن تردد المعالج هو 3 غيغاهرتز هل هذا يعني أنه يتم مرور 3 مليارات نبضة كهربائية خلال الثانية على النواة أيظا كم عدد البيانات في النبضة الواحدة حيث إنه على سبيل المثال في ناقل FSB لمعالجات انتل تكون 4 بيانات خلال النبضة بسبب تقنية الضخ الرباعي لانتل
8 : هل هناك نواقل تربط بين كل جزء و أخر في المعالج مثلا الأنوية مع ذاكرة الكاش أم أنها مرتبطة مع بعضها البعض بسبب صغر المسافة الفيزيائية
9 : النبضة الكهربائية : حسب معلوماتي أن النبظة فيزيائيا هي إما ارتفاع (5 فولت ) ( 1 في لغة الجهاز Machine language ) و هي أن التيار الكهربائي يمر
أو إنخفاض (0فولت ) ( 0 في لغة الجهاز Machine language ) و هي أن التيار الكهربائي لا يمر
بالتالي يجب أن يكون أمر واحد فقط من البيانات في النبظة إما 0 أو 1 لكن الواقع يقول أن هناك أكثر من أمر من البيانات مثلا في ناقل FSB لمعالجات انتل 4 بيانات في النبظة فكيف يحدث ذلك !

في الحقيقة أسئلتي لم تنتهي و ما زال هناك الكثير يدور في ذهني لكني سأجله بعد النقاش الذي سيتم على ما كتب في الأعلى لأني أعتقد أن ما كتبته كافي لأناقشه الأن

أتمنى أن تردوا علي و لو سؤال واحد على الأقل لأنه سيعتبر كنز من المعلومات القيمة .

وشكرا لكم

أخوكم F.C.B

[الخلف]

بسم الله الرحمن الرحيم
السلام عليكم ورحمة الله وبركاته
في البداية أنا شخص فضولي في ما يتعلق بالكمبيوتر و أريد اكتشاف و معرفة كل شي
و أكثر ما يشدني في الكمبيوتر هو المعالج و لدي العديد من الأسئلة عن أمور غير واضحة لي أو لا أعلمها و أريد مساعدة الخبراء هنا
ملاحظة : لا أريد إجابة مختصرة و لكني أريد التفصيل الممل ... أعلم أن هذا أمر متعب لكن نحن هنا في المنتدى كي نفيد و نستفيد
بالمختصر المفيد أريد أن تحولني من مبتدئ إلى محترف في المعالجات :D

وعليكم السلام ورحمة الله وبركاته، مرحباً بك عزيزي في المنتدى وأحيي فيك الفضول العلمي هذا

بسم الله نبدأ :

لنتوكل على الله

1 : في البداية أريد أن أسئل عن تقنية التصنيع هل هي حجم الترانسستور أم المسافة بين كل ترانسستور و أخر أو هي شي أخر ؟

تقنية التصنيع تفسّر على أنها طول قاعدة الترانزستور، فالترانزستور يتكون من أجزاء منها القاعدة، وتم اعتماد القاعدة كوحدة لهذا القياس

2 : هل فكرة توزيع الترانسستورات في المعالج مثل الكائن الحي مثلا حيث إن مجموعة من الخلايا تكون نسيج و مجموعة من الأنسجة تكون عضو و مجموعة من ... الخ
هل الترانسستورات هكذا حيث مجموعة من الترانسستورات تكون جزء معين من المعالج و هكذا بنفس الفكرة .

نعم، يتم تصميم المعالجات بحيث تتكون من مناطق، كل منطقة تكون مصممة بشكل خاص لتؤدي وظيفة معينة.

3: معامل الضرب للمعالج ماذا يعني ؟ و ماذا يمثل من الناحية الفيزيائية ؟ , قرأت عدة أشياء عن معامل الضرب في المنتدى لكني لم أفهمه للأسف .

فيزيائياً لاشيء، ولكنه شيء آخر الكتروني، سابقاً عند المعالجات القديمة، كانت المعالجات تعمل بنفس سرعة الناقل الذي يصل بينها وبين باقي المكونات في اللوحة الأم ( الناقل الأمامي / ناقل النظام )، ولكن بعد فترة عانى مصمموا اللوحات الأم من صعوبة تطبيق ترددات مرتفعة في تصميم اللوحات الأم حيث المسافات أكبر وأطول وضرورة التزام بطول ثابت لجميع أسلاك الناقل وغيرها، لهذا قرروا تخفيض تردد الناقل الذي يصل المعالج بباقي مكونات النظام ( ناقل النظام / الناقل الأمامي )...
هناك في اللوحة الأم ما يسمى بمولد التردد Clock generator وهو الذي يولد التردد الأساسي الذي تعتمد عليه جميع عمليات المعالجة والنقل، كان هذا التردد هو ذاته تردد المعالج وهو ذاته تردد الناقل، ولكن بعد مشكلة محدودية إمكانية زيادة تردد اللوحة الأم، صار تردد الناقل يعتمد مباشرة على تردد المولد، أما المعالج فصار يعتمد تردد أعلى وهذا سهل زيادة تردد المعالج وسهل عملية ترقية المعالج...

ولكي يحافظ المعالج على توازن تبادل البيانات صار لزاماً عليه أن يزامن بين تردده هو وتردد الناقل الذي يعمل عليه فظهرت مسألة معامل الضرب، حيث يقوم المعالج بضرب تردد الناقل برقم معين للحصول على تردده الخاص، وكل عمليات المزامنة تقوم على أساس الضرب في هذا المعامل أو القسمة عليه وذلك حتى تصبح كل الأمور متزامنة بشكل صحيح...


[QUOTE=F.C.B;718266][CENTER][B]4 : معمارية المعالج , قرأت موضوع الأخ Sh@rk في منتدى مواضيع الهاردوير المميزة و هو (مصطلحات كل من المعالج و اللوحة الأم و الذاكرة ، مع التفاصيل و شرح مبسط عنها )
يقول فيه عن معمارية المعالج " و هي التصميم الهندسي للمعالج, من ناحية التصميم الحراري و الكهربائي و الالكتروني " هل التصميم الهندسي هذا هو التصميم الهندسي للترانسستورات حيث هي التي يمر من خلالها التيار الكهربائي و التي بسبب هذا تنبعث منها الحرارة و أيظا حركة الإلكترونات , أيظا أريد أن أعرف الأمور التي يكون من خلالها الفرق بين المعماريات و ما هي الأسس التي يبنى عليها هذا التصميم الهندسي , و أفضل أن تعطوني - إن أمكن - أمثلة بين معماريتين مختلفتين حتى أفهم الموضوع بشكل كامل , أيظا سؤال أخير عن المعمارية هل هي شكل المعالج من الداخل أو بعبارة أخرى هل هي الشكل الداخلي تحت إبر المعالج المثبتة على السوكيت .

يبدو أن الأخ Sh@rk لم يوفق في اختيار المصطلحات المناسبة، معمارية المعالج هي الطريقة التي يقوم فيها المعالج بمعالجة البيانات، والطريقة هناك قد تحتاج لدارة منطقية معينة أو تحتاج لكود برمجي معين أو تحتاج لإعادة تصميم كاملة للمعالج حتى تتناسب كل الأمور مع رؤية مصممي تلك الطريقة في المعالج وذلك للحصول على الهدف المنشود، حالياً صار الهدف الرئيسي للمعمارية هو الوصول لأعلى أداء ممكن عند نطاق معين من استهلاك الطاقة، فمثلاً معمارية معالج Atom مصممة بحيث تتيح الوصول لأعلى أداء عند استهلاك طاقة أقل من 10 واط بكثير، بينما المعالجات المكتبية مثل Core 2 Duo و Phenom X4 صممت لكي تعطي أعلى أداء ممكن عند معدل استهلاك طاقة بين 65 إلى 140 واط، ولكن تظهر بعد ذلك تحسينات في طريقة التصنيع تخفض أكثر من استهلاك الطاقة حتى أقل من 65 واط... وفي معمارية المعالجات المحمولة يتم تصميمها لكي تعطي أعلى أداء في نطاق استهلاك طاقة بين 20 و 55 واط، ولكن إن لم يكن المعالج المحمول مصمما أساساً كمعالج محمول فتكتفي الشركة بتغييرات بسيطة في المعالج ( كجعله يعمل بجهد أقل وبالتالي تردد أقل أو تخفيض بعض المواصفات فيه كحجم ذاكرة الكاش ) للحصول على معدل ااستهلاك يناسب الأجهزة المحمولة...

أعلم أني أوجعت رأسكم بأسألتي :D لكن للأسف لم تنتهي :o فهل تصبروا قليلا علي

تفضل

5 : الإبر التي تربط المعالج و السوكيت هي كما نعلم لتثبيت المعالج على السوكيت لكن هل البيانات تنتقل من خلالها أيظا , أيظا أريد معرفة كيف تنتقل البيانات بين المعالج و السوكيت و الماذر بورد .

الإبر في المعالج ليست لتثبيته وإنما لنقل البيانات من وإلى المعالج ولنقل الطاقة إلى المعالج، وإنما تستخدم الإبر لهدف آخر هو لتثبيت المعالج بشكل ممتاز حتى لا يتحرك من مكانه فالإبر اختيار جيد لتثبيت المعالج، وكمثال فإن مقابس إنتل الجديدة لاتستخدم إبر وإنما ما يشبه الكرات الصغيرة، لهذا السبب اضطرت إنتل لاستحداث آلية تثبيت أخرى للمعالج تسمح بإيجاد ضغط كافٍ لتثبيت المعالج وتوصيل كافة الإبر...

السوكيت أو المقبس ماهو إلا وسيلة لجعل المعالج قابلاً للتركيب والإزالة والتبديل، فعند انتفاء هذه الحاجة يتم الاستغناء عن المقبس لأنه يشكل تكلفة إضافة وجهد إضافي وحجم إضافي أيضاً، مثلاً أطقم الرقاقات في اللوحة الأم لايتم تثبيتها بمقبس نفس الأمر ينطبق على المعالج الرسومي في البطاقات الرسومية...

يتم حجز بضع عشرات إلى مئات من هذه الإبر لإعطاء المعالج الطاقة والسبب يرجع لكون الإبرة الواحدة لاتكفي لنقل تيار ضخم يصل إلى 90 أمبير وأكثر في بعض الحالات ( مثلاً معالج يستهلك 125 واط ويعمل على جهد 1.3 فولت سيحتاج إلى 96 أمبير، فكيف إذا تكلمنا عن معالجات الـ 130 والـ 140 واط )
ويتم حجم عشرات أخرى لمسألة ناقل النظام/الناقل الأمامي وهذا ما تجده في معالجات Core 2 Duo حيث تجد عدد الإبر بين 400 - 700 إبرة توصيل تقريباً
في معالجات AMD حيث متحكم الذاكرة Memory Controller يكون مدمجاً في المعالج، هناك حاجة لبضع مئات أخرى من الإبر لتوصيل الذاكرة لهذا تجد معالجات AMD تحتوي على ما يقارب الـ 1000 إبرة ( 940 إبرة لمقبس +AM2 )... وكمثال آخر معالج Core i7 القادم من Intel يتضمن متحكم ذاكرة مدمج بثلاث قنوات للنقل وهذا ما يزيد عدد الإبر إلى 1366 إبرة

6 : ذاكرة الكاش , الذاكرة التي تكون من المستوى 3 تكون لكل الأنوية و المستوى 2 تكون مخصصة لنواة واحدة لكن المستوى 1 أين تكون ؟ هل هي داخل النواة أم ماذا , أيظا أريد أن أعرف التصميم الفيزيائي الداخلي لذاكرات الكاش .

توزيع ذاكرات الكاش يعتمد على معمارية النواة، فمعالجات Core 2 Duo مثلاً لديها ذاكرة كاش L2 مشتركة أيضاً لكل الأنوية، بينما معالجات Phenom X4 لديها ذاكرة كاش L2 خاصة بكل نواة + ذاكرة كاش L3 مشتركة لكل الأنوية، أما ذاكرة كاش L1 فهي تكون لكل نواة على حدة، وهي أصغر الذاكرات حجماً وأكثرها سرعة وأقلها تأخيراً، تنقسم ذاكرة الكاش L1 لقسمين الأول التعليمات Instructions والثاني للبيانات Data فمثلاً معالجات AMD تمتلك 128 كيلوبايت من ذاكرة L1، منقسمة لقسمين 64 كيلوبايت و64 كيلو بايت، وذلك للتعليمات والبيانات، ذاكرة الكاش L1 هي الذاكرة الخاصة بالبيانات التي يتم معالجاتها في تلك اللحظة، لهذا فهي تتضمن البيانات والتعليمات في آن واحد، هناك ذاكرة أخرى أشد سرعة وأقل تأخيراً وأصغر حجماً بكثير هي المسجلات Registers ويتم فيها وضع التعليمات والبيانات التي يتم معالجاتها تلك اللحظة بالتحديد ( حيث يقوم المعالج بمعالجاتها، البيانات في L1 لايكون كلها يتم معالجته بل تكون ضمن قائمة الانتظار ولكنها قريبة جداً لهذا فالتعليمات جاهزة أيضاً )
ذاكرات الكاش تحتاج لأكبر سرعة ممكنة، لهذا فهي تستخدم تقنية SRAM ( اختصار إلى Static RAM ) وهي على النقيض من ذاكرات DRAM وتوابعها فهي لا تتضمن أي مكثفات، بل تستعيض عن المكثف بتركيبة من الترانزستورات، كل بت واحد ( البت = ثُمن البايت ) من ذاكرة الكاش يحتاج إلى 6 ترانزستورات في تقنيات SRAM المستخدمة حالياً في المعالجات، وذلك مقارنة بترانزستور + مكثف في ذاكرات DRAM، الاستغناء عن المكثف هو ما يعطي ذاكرات SRAM سرعتها الهائلة وتردد عملها الهائل ( تعمل بنفس تردد المعالج لأغلب المعالجات الحديثة )، ولكن وجود 6 ترانزستورات وعملها بتردد مرتفع يرفع من تكلفة تصنيعها لحاجة لحجم سيليكون أكبر، فذاكرة بحجم 1 ميجابايت مثلاً سيكون بحاجة إلى 48 مليون ترانزستور، وذاكرة بحجم 2 ميجابايت ستكون بحاجة إلى 96 مليون ترانزستور، وهذا ما يفسر العدد الكبير من الترانزستورات التي تتضمنها المعالجات المعاصرة، كما أن ذاكرات الكاش اليوم تحتل المساحة العظمى من المساحة الكليّة للنواة فهي أكبر من النواة نفسها في بعض المعالجات... فمعالج Core i7 القادم يمتلك 8 ميجابايت من ذاكرة L3 وهي لوحدها ( دون أي شيء آخر ) تأخذ 384 مليون ترانزستور من أصل 731 مليون ترانزستور، أي أكثر من نصف حجم النواة...

بخصوص التصميم الفيزيائي لذاكرة الـ SRAM فهو يختلف من نوع لآخر، فكما ذكرت هناك أنواع، مثلاً نوع SRAM المستخدم في المعالجات يحتاج إلى 6 ترانزستورات لكل بت، بينما أنواع أخرى مثل Z-RAM وهو نوع خاص يعتمد على تقنية تصنيع SOI يحتاج لترانزستور واحد فقط، ولكن استخدامه كبديل للنوع الحالي لايزال محط تساؤل...
يمكنك رؤية مخطط صوري لبت الـ SRAM السداسي الترانزستور في موقع ويكيبيديا وفي نفس الوقت ستجد معلومات مفصّلة عن الذاكرة نفسها وجميع أنواعها والتي استخدم بعضها بنطاق محدود ( مثلاً هناك نوع يسمى 1T-SRAM وهو مثل العادي ولكنه يستخدم ترانزستور واحد فقط، وهو يستخدم حالياً في أجهزة Nintendo Wii وسابقه GameCube )

7 : الأنوية , الذي أعرفه أن الأجزاء الداخلية لأنوية المعالجة هي وحدة الحساب و المنطق و حدة التحكم و المسجلات فهل معلوماتي صحيحة , و أيظا كيف تتم عملية المعالجة في هذه الأجزاء
أيظا عندما نقول مثلا إن تردد المعالج هو 3 غيغاهرتز هل هذا يعني أنه يتم مرور 3 مليارات نبضة كهربائية خلال الثانية على النواة أيظا كم عدد البيانات في النبضة الواحدة حيث إنه على سبيل المثال في ناقل FSB لمعالجات انتل تكون 4 بيانات خلال النبضة بسبب تقنية الضخ الرباعي لانتل

الجزء الأول، نعم صحيح ولكن المعالجات الحديثة تتضمن أجزاء أخرى كذاكرات الكاش ووحدات الفاصلة العائمة FPU ووحدات أخرى مثل SSE وغيرها، ومعالجات اليوم مثل Athlon 64 ( الذي أطلق في 2003 ) يتضمن أيضاً جسر شمالي مدمج ومتحكم ذاكرة أيضاً فيه، نفس الأمر ينطبق على معالجات Phenom، التي أطلقت قبل سنة تقريباً، وأيضاً على معالجات Core i7 التي ستطلق هذا الشهر أو الشهر التالي...
بخصوص آلية العمل فهي تعتمد بشكل رئيسي على ما يسمى بدارات المنطق Logic وهي أنواع مختلفة وتحمل تسميات أيضاً مثل NAND و OR و NOR وغيرها، وهي تسمى بالبوابات Gates كاسم أكثر شيوعاً، يتم وضع تركيبات مختلفة من هذه البوابات على بعضها للحصول على وظيفة معينة أساسية كوظيفة الضرب والجمع، ومن هذه الوظائف يتم استحداث وظيفتي الطرح والقسمة، يتم تركيب كل هذه الدارات المنطقية Logics أو البوابات مع بعضها بطريقة معينة ومعقدة للحصول على الجزء المنشود سواء أكان وحدة الحساب والمنطق أو وحدة معالج فاصلة عائمة، بخصوص الوحدات الأخرى كمتحكم الذاكرة فهو أشد تعقيداً ولكن لايزال يتضمن وحدات منطقية وبوابات فهو لايزال بحاجة لعمليات حسابية وغير ذلك...

الجزء الثاني، بالضبط، تردد المعالج ماهو إلا وسيلة لتنظيم عملية تبادل البيانات في المعالج، فتردد 3 جيجاهيرز يعني 3 مليارات نبضة كهربائية في الثانية الواحدة، أما عدد البيانات فهو أمر لايمكن إحصائه بدقة ليس لسبب إلا أن المعالج لاينقل فقط البيانات التي يُطلب منه معالجتها وإنما البيانات التي يحتاجها هو من أجل إتمام عملية المعالجة ( التعليمات Instructions كمثال ) إضافة لقيامه بنقل الأوامر وغير ذلك من أمور داخلية، ولكن إن أردت المعدل الخام لنقل البيانات فهو يساوي تردد المعالج مضروباً في تقنيته ( 32 أو 64 بت )، فمثلاً معالج 32بت بتردد 3 جيجا يقوم بنقل ما مجموعه 3000000000 × ( 32÷8 ) بايت، وهذا ما يساوي 12 جيجابايت تقريباً من البيانات الخام في الثانية، والبيانات الخام هنا هي تعليمات وبيانات وأوامر، ونفس المعالج ولكن 64بت سيمكنه التعامل مع 24 جيجابايت من البيانات في الثانية...

8 : هل هناك نواقل تربط بين كل جزء و أخر في المعالج مثلا الأنوية مع ذاكرة الكاش أم أنها مرتبطة مع بعضها البعض بسبب صغر المسافة الفيزيائية

الأمر يعتمد على طبيعة الأجزاء، فذاكرات الكاش L1 ترتبط بشكل مباشر، ونفس الأمر لذاكرات L2 أما ذاكرات L3 فهي عادة تكون بناقل يفصل بينها وبين النواة نظراً لكونها ذاكرة مشتركة، فمثلاً في معالجات Athlon X2 و Phenom X4 هناك وحدة خاصة تسمى Crossbar وهي تختص بعمليات تبادل الموارد بين الأنوية نفسها وبين باقي مكونات المعالج كمتحكم الذاكرة وناقل الـ HT وغيرها...

9 : النبضة الكهربائية : حسب معلوماتي أن النبظة فيزيائيا هي إما ارتفاع (5 فولت ) ( 1 في لغة الجهاز Machine language ) و هي أن التيار الكهربائي يمر
أو إنخفاض (0فولت ) ( 0 في لغة الجهاز Machine language ) و هي أن التيار الكهربائي لا يمر
بالتالي يجب أن يكون أمر واحد فقط من البيانات في النبظة إما 0 أو 1 لكن الواقع يقول أن هناك أكثر من أمر من البيانات مثلا في ناقل FSB لمعالجات انتل 4 بيانات في النبظة فكيف يحدث ذلك !

هناك فرق بين لغة الجهاز وبين مولد التردد. الناقل في معالجات Intel يستخدم تقنية الضخ الرباعي وما تقنية الضخ الرباعي إلا معامل ضرب ×4 ليس إلا، فهو يقوم بأخذ تردد الأساس ومقداره 100، 200، 266، 300، 333، 400 ميجاهيرز ثم يقوم بضربه ×4 لينقل البيانات أربع مرات مع كل نبضة ساعة، نبضة الساعة هنا ماهي إلا وسيلة للمزامنة وضبط التوقيت ولا علاقة لها بالأوامر والنواهي... فكل النظام يتعامل مع مولد النبضات clockgenerator من أجل مزامنة نفسها مع بعضها ضمن توقيت وتنظيم زمني دقيق حتى لا تدخل في لخطبة من تيه البيانات...

في الحقيقة أسئلتي لم تنتهي و ما زال هناك الكثير يدور في ذهني لكني سأجله بعد النقاش الذي سيتم على ما كتب في الأعلى لأني أعتقد أن ما كتبته كافي لأناقشه الأن

أتمنى أن تردوا علي و لو سؤال واحد على الأقل لأنه سيعتبر كنز من المعلومات القيمة .

وشكرا لكم

أخوكم F.C.B

العفو عزيزي، وتفضل بما لديك من أسئلة وفضول تقني فالأخوة الكرام في عرب هاردوير سيكونون في أشد الشوق لها

[F.C.B]

وعليكم السلام ورحمة الله وبركاته، مرحباً بك عزيزي في المنتدى وأحيي فيك الفضول العلمي هذا





لنتوكل على الله



تقنية التصنيع تفسّر على أنها طول قاعدة الترانزستور، فالترانزستور يتكون من أجزاء منها القاعدة، وتم اعتماد القاعدة كوحدة لهذا القياس




نعم، يتم تصميم المعالجات بحيث تتكون من مناطق، كل منطقة تكون مصممة بشكل خاص لتؤدي وظيفة معينة.




فيزيائياً لاشيء، ولكنه شيء آخر الكتروني، سابقاً عند المعالجات القديمة، كانت المعالجات تعمل بنفس سرعة الناقل الذي يصل بينها وبين باقي المكونات في اللوحة الأم ( الناقل الأمامي / ناقل النظام )، ولكن بعد فترة عانى مصمموا اللوحات الأم من صعوبة تطبيق ترددات مرتفعة في تصميم اللوحات الأم حيث المسافات أكبر وأطول وضرورة التزام بطول ثابت لجميع أسلاك الناقل وغيرها، لهذا قرروا تخفيض تردد الناقل الذي يصل المعالج بباقي مكونات النظام ( ناقل النظام / الناقل الأمامي )...
هناك في اللوحة الأم ما يسمى بمولد التردد Clock generator وهو الذي يولد التردد الأساسي الذي تعتمد عليه جميع عمليات المعالجة والنقل، كان هذا التردد هو ذاته تردد المعالج وهو ذاته تردد الناقل، ولكن بعد مشكلة محدودية إمكانية زيادة تردد اللوحة الأم، صار تردد الناقل يعتمد مباشرة على تردد المولد، أما المعالج فصار يعتمد تردد أعلى وهذا سهل زيادة تردد المعالج وسهل عملية ترقية المعالج...

ولكي يحافظ المعالج على توازن تبادل البيانات صار لزاماً عليه أن يزامن بين تردده هو وتردد الناقل الذي يعمل عليه فظهرت مسألة معامل الضرب، حيث يقوم المعالج بضرب تردد الناقل برقم معين للحصول على تردده الخاص، وكل عمليات المزامنة تقوم على أساس الضرب في هذا المعامل أو القسمة عليه وذلك حتى تصبح كل الأمور متزامنة بشكل صحيح...




يبدو أن الأخ Sh@rk لم يوفق في اختيار المصطلحات المناسبة، معمارية المعالج هي الطريقة التي يقوم فيها المعالج بمعالجة البيانات، والطريقة هناك قد تحتاج لدارة منطقية معينة أو تحتاج لكود برمجي معين أو تحتاج لإعادة تصميم كاملة للمعالج حتى تتناسب كل الأمور مع رؤية مصممي تلك الطريقة في المعالج وذلك للحصول على الهدف المنشود، حالياً صار الهدف الرئيسي للمعمارية هو الوصول لأعلى أداء ممكن عند نطاق معين من استهلاك الطاقة، فمثلاً معمارية معالج Atom مصممة بحيث تتيح الوصول لأعلى أداء عند استهلاك طاقة أقل من 10 واط بكثير، بينما المعالجات المكتبية مثل Core 2 Duo و Phenom X4 صممت لكي تعطي أعلى أداء ممكن عند معدل استهلاك طاقة بين 65 إلى 140 واط، ولكن تظهر بعد ذلك تحسينات في طريقة التصنيع تخفض أكثر من استهلاك الطاقة حتى أقل من 65 واط... وفي معمارية المعالجات المحمولة يتم تصميمها لكي تعطي أعلى أداء في نطاق استهلاك طاقة بين 20 و 55 واط، ولكن إن لم يكن المعالج المحمول مصمما أساساً كمعالج محمول فتكتفي الشركة بتغييرات بسيطة في المعالج ( كجعله يعمل بجهد أقل وبالتالي تردد أقل أو تخفيض بعض المواصفات فيه كحجم ذاكرة الكاش ) للحصول على معدل ااستهلاك يناسب الأجهزة المحمولة...



تفضل



الإبر في المعالج ليست لتثبيته وإنما لنقل البيانات من وإلى المعالج ولنقل الطاقة إلى المعالج، وإنما تستخدم الإبر لهدف آخر هو لتثبيت المعالج بشكل ممتاز حتى لا يتحرك من مكانه فالإبر اختيار جيد لتثبيت المعالج، وكمثال فإن مقابس إنتل الجديدة لاتستخدم إبر وإنما ما يشبه الكرات الصغيرة، لهذا السبب اضطرت إنتل لاستحداث آلية تثبيت أخرى للمعالج تسمح بإيجاد ضغط كافٍ لتثبيت المعالج وتوصيل كافة الإبر...

السوكيت أو المقبس ماهو إلا وسيلة لجعل المعالج قابلاً للتركيب والإزالة والتبديل، فعند انتفاء هذه الحاجة يتم الاستغناء عن المقبس لأنه يشكل تكلفة إضافة وجهد إضافي وحجم إضافي أيضاً، مثلاً أطقم الرقاقات في اللوحة الأم لايتم تثبيتها بمقبس نفس الأمر ينطبق على المعالج الرسومي في البطاقات الرسومية...

يتم حجز بضع عشرات إلى مئات من هذه الإبر لإعطاء المعالج الطاقة والسبب يرجع لكون الإبرة الواحدة لاتكفي لنقل تيار ضخم يصل إلى 90 أمبير وأكثر في بعض الحالات ( مثلاً معالج يستهلك 125 واط ويعمل على جهد 1.3 فولت سيحتاج إلى 96 أمبير، فكيف إذا تكلمنا عن معالجات الـ 130 والـ 140 واط )
ويتم حجم عشرات أخرى لمسألة ناقل النظام/الناقل الأمامي وهذا ما تجده في معالجات Core 2 Duo حيث تجد عدد الإبر بين 400 - 700 إبرة توصيل تقريباً
في معالجات AMD حيث متحكم الذاكرة Memory Controller يكون مدمجاً في المعالج، هناك حاجة لبضع مئات أخرى من الإبر لتوصيل الذاكرة لهذا تجد معالجات AMD تحتوي على ما يقارب الـ 1000 إبرة ( 940 إبرة لمقبس +AM2 )... وكمثال آخر معالج Core i7 القادم من Intel يتضمن متحكم ذاكرة مدمج بثلاث قنوات للنقل وهذا ما يزيد عدد الإبر إلى 1366 إبرة




توزيع ذاكرات الكاش يعتمد على معمارية النواة، فمعالجات Core 2 Duo مثلاً لديها ذاكرة كاش L2 مشتركة أيضاً لكل الأنوية، بينما معالجات Phenom X4 لديها ذاكرة كاش L2 خاصة بكل نواة + ذاكرة كاش L3 مشتركة لكل الأنوية، أما ذاكرة كاش L1 فهي تكون لكل نواة على حدة، وهي أصغر الذاكرات حجماً وأكثرها سرعة وأقلها تأخيراً، تنقسم ذاكرة الكاش L1 لقسمين الأول التعليمات Instructions والثاني للبيانات Data فمثلاً معالجات AMD تمتلك 128 كيلوبايت من ذاكرة L1، منقسمة لقسمين 64 كيلوبايت و64 كيلو بايت، وذلك للتعليمات والبيانات، ذاكرة الكاش L1 هي الذاكرة الخاصة بالبيانات التي يتم معالجاتها في تلك اللحظة، لهذا فهي تتضمن البيانات والتعليمات في آن واحد، هناك ذاكرة أخرى أشد سرعة وأقل تأخيراً وأصغر حجماً بكثير هي المسجلات Registers ويتم فيها وضع التعليمات والبيانات التي يتم معالجاتها تلك اللحظة بالتحديد ( حيث يقوم المعالج بمعالجاتها، البيانات في L1 لايكون كلها يتم معالجته بل تكون ضمن قائمة الانتظار ولكنها قريبة جداً لهذا فالتعليمات جاهزة أيضاً )
ذاكرات الكاش تحتاج لأكبر سرعة ممكنة، لهذا فهي تستخدم تقنية SRAM ( اختصار إلى Static RAM ) وهي على النقيض من ذاكرات DRAM وتوابعها فهي لا تتضمن أي مكثفات، بل تستعيض عن المكثف بتركيبة من الترانزستورات، كل بت واحد ( البت = ثُمن البايت ) من ذاكرة الكاش يحتاج إلى 6 ترانزستورات في تقنيات SRAM المستخدمة حالياً في المعالجات، وذلك مقارنة بترانزستور + مكثف في ذاكرات DRAM، الاستغناء عن المكثف هو ما يعطي ذاكرات SRAM سرعتها الهائلة وتردد عملها الهائل ( تعمل بنفس تردد المعالج لأغلب المعالجات الحديثة )، ولكن وجود 6 ترانزستورات وعملها بتردد مرتفع يرفع من تكلفة تصنيعها لحاجة لحجم سيليكون أكبر، فذاكرة بحجم 1 ميجابايت مثلاً سيكون بحاجة إلى 48 مليون ترانزستور، وذاكرة بحجم 2 ميجابايت ستكون بحاجة إلى 96 مليون ترانزستور، وهذا ما يفسر العدد الكبير من الترانزستورات التي تتضمنها المعالجات المعاصرة، كما أن ذاكرات الكاش اليوم تحتل المساحة العظمى من المساحة الكليّة للنواة فهي أكبر من النواة نفسها في بعض المعالجات... فمعالج Core i7 القادم يمتلك 8 ميجابايت من ذاكرة L3 وهي لوحدها ( دون أي شيء آخر ) تأخذ 384 مليون ترانزستور من أصل 731 مليون ترانزستور، أي أكثر من نصف حجم النواة...

بخصوص التصميم الفيزيائي لذاكرة الـ SRAM فهو يختلف من نوع لآخر، فكما ذكرت هناك أنواع، مثلاً نوع SRAM المستخدم في المعالجات يحتاج إلى 6 ترانزستورات لكل بت، بينما أنواع أخرى مثل Z-RAM وهو نوع خاص يعتمد على تقنية تصنيع SOI يحتاج لترانزستور واحد فقط، ولكن استخدامه كبديل للنوع الحالي لايزال محط تساؤل...
يمكنك رؤية مخطط صوري لبت الـ SRAM السداسي الترانزستور في موقع ويكيبيديا وفي نفس الوقت ستجد معلومات مفصّلة عن الذاكرة نفسها وجميع أنواعها والتي استخدم بعضها بنطاق محدود ( مثلاً هناك نوع يسمى 1T-SRAM وهو مثل العادي ولكنه يستخدم ترانزستور واحد فقط، وهو يستخدم حالياً في أجهزة Nintendo Wii وسابقه GameCube )




الجزء الأول، نعم صحيح ولكن المعالجات الحديثة تتضمن أجزاء أخرى كذاكرات الكاش ووحدات الفاصلة العائمة FPU ووحدات أخرى مثل SSE وغيرها، ومعالجات اليوم مثل Athlon 64 ( الذي أطلق في 2003 ) يتضمن أيضاً جسر شمالي مدمج ومتحكم ذاكرة أيضاً فيه، نفس الأمر ينطبق على معالجات Phenom، التي أطلقت قبل سنة تقريباً، وأيضاً على معالجات Core i7 التي ستطلق هذا الشهر أو الشهر التالي...
بخصوص آلية العمل فهي تعتمد بشكل رئيسي على ما يسمى بدارات المنطق Logic وهي أنواع مختلفة وتحمل تسميات أيضاً مثل NAND و OR و NOR وغيرها، وهي تسمى بالبوابات Gates كاسم أكثر شيوعاً، يتم وضع تركيبات مختلفة من هذه البوابات على بعضها للحصول على وظيفة معينة أساسية كوظيفة الضرب والجمع، ومن هذه الوظائف يتم استحداث وظيفتي الطرح والقسمة، يتم تركيب كل هذه الدارات المنطقية Logics أو البوابات مع بعضها بطريقة معينة ومعقدة للحصول على الجزء المنشود سواء أكان وحدة الحساب والمنطق أو وحدة معالج فاصلة عائمة، بخصوص الوحدات الأخرى كمتحكم الذاكرة فهو أشد تعقيداً ولكن لايزال يتضمن وحدات منطقية وبوابات فهو لايزال بحاجة لعمليات حسابية وغير ذلك...

الجزء الثاني، بالضبط، تردد المعالج ماهو إلا وسيلة لتنظيم عملية تبادل البيانات في المعالج، فتردد 3 جيجاهيرز يعني 3 مليارات نبضة كهربائية في الثانية الواحدة، أما عدد البيانات فهو أمر لايمكن إحصائه بدقة ليس لسبب إلا أن المعالج لاينقل فقط البيانات التي يُطلب منه معالجتها وإنما البيانات التي يحتاجها هو من أجل إتمام عملية المعالجة ( التعليمات Instructions كمثال ) إضافة لقيامه بنقل الأوامر وغير ذلك من أمور داخلية، ولكن إن أردت المعدل الخام لنقل البيانات فهو يساوي تردد المعالج مضروباً في تقنيته ( 32 أو 64 بت )، فمثلاً معالج 32بت بتردد 3 جيجا يقوم بنقل ما مجموعه 3000000000 × ( 32÷8 ) بايت، وهذا ما يساوي 12 جيجابايت تقريباً من البيانات الخام في الثانية، والبيانات الخام هنا هي تعليمات وبيانات وأوامر، ونفس المعالج ولكن 64بت سيمكنه التعامل مع 24 جيجابايت من البيانات في الثانية...



الأمر يعتمد على طبيعة الأجزاء، فذاكرات الكاش L1 ترتبط بشكل مباشر، ونفس الأمر لذاكرات L2 أما ذاكرات L3 فهي عادة تكون بناقل يفصل بينها وبين النواة نظراً لكونها ذاكرة مشتركة، فمثلاً في معالجات Athlon X2 و Phenom X4 هناك وحدة خاصة تسمى Crossbar وهي تختص بعمليات تبادل الموارد بين الأنوية نفسها وبين باقي مكونات المعالج كمتحكم الذاكرة وناقل الـ HT وغيرها...




هناك فرق بين لغة الجهاز وبين مولد التردد. الناقل في معالجات Intel يستخدم تقنية الضخ الرباعي وما تقنية الضخ الرباعي إلا معامل ضرب ×4 ليس إلا، فهو يقوم بأخذ تردد الأساس ومقداره 100، 200، 266، 300، 333، 400 ميجاهيرز ثم يقوم بضربه ×4 لينقل البيانات أربع مرات مع كل نبضة ساعة، نبضة الساعة هنا ماهي إلا وسيلة للمزامنة وضبط التوقيت ولا علاقة لها بالأوامر والنواهي... فكل النظام يتعامل مع مولد النبضات clockgenerator من أجل مزامنة نفسها مع بعضها ضمن توقيت وتنظيم زمني دقيق حتى لا تدخل في لخطبة من تيه البيانات...




العفو عزيزي، وتفضل بما لديك من أسئلة وفضول تقني فالأخوة الكرام في عرب هاردوير سيكونون في أشد الشوق لها

شكرا لك كثيرا و كثر الله من أمثالك سوف أقرأ ما كتبته بتأني حتى أفهم كل شي و بعدها سوف أعلق على ما كتبته
شكرا لك مرة أخرى

[!! NoMeRcY !!]

كلام جميل من الاخ الخلف وموضوع اجمل منك اخي F.C.B
بارك الله فيكم

[F.C.B]

أخي و ممكن نقول إستاذي الخلف
تعليقي على ما كتبته

1 : فهمت هذه النقطة لكن عندي معلومة صغيرة أريد التأكد منها , هل النانو ميتر الواحد هو جزء من مليار جزء من المليميتر
2 : أرجو مزيد من التفصيل بمعنى ما هي هذه المناطق و هل هي واحدة في كل معالج أم أن كل معالج تختلف فيه المناطق عن المعالج الأخر
3 : في البداية قلت أن مصمموا اللوحات الأم واجهوا صعوبة في رفع التردد بسبب المسافات الكبيرة
عفوا المسافات الكبيرة هذه بين ماذا و ماذا أم أنك تعني المسافة و المساحة الكبيرة للوحة الأم
ذكرت أن هناك جزء يسمى مولد التردد سؤالي أين يقع مولد التردد هذا تحديدا في اللوحة الأم و مما يتكون و ما طريقة عمله
4 : هل تعني أن المعمارية هي عبارة عن سوفتوير و ليس هاردوير لأنك تقول أنها دائرة منطقية أو كود برمجي
بالحديث عن الدوائر المنطقية كثيرا ما تتردد هذه الكلمة على مسامعي فهل من الممكن أن تشرحها لي بالمختصر المفيد
ملاحظة صغيرة : هل من الممكن صورة تبين شكل المعالج من الداخل ذلك الشي الذي سبب هذا النقاش الطويل و لم نره
5 : المختصر المفيد الذي فهمته أن الإبر لها فائدتين : 1.تثبيت المعالج , 2.نقل الطاقة و البيانات حيث جزء من هذه الإبر تكون لنقل الطاقة و الأخرى لنقل البيانات
6 : إذا كانت ذاكرة الكاش من المستوى الثاني تكون في بعض الأحيان لنواة واحدة و أحيان أخرى مشتركة فما هو الفرق الحقيقي بين ذاكرة الكاش من المستوى 2 و المستوى 3 هل هي أن الأخيرة ممكن أن تأتي بأحجام أكبر
ملاحظة : قبل أن أكمل الحديث عن ذاكرات الكاش لدي سؤال حول الذاكرة عندما نقول مثلا أن لدينا وسيلة تخزين قدرها 1 ميجابايت كيف تحفظ هذه البيانات التي حجمها 1 ميجابايت في النظام الكهربائي هل يكون جزء من الطاقة مقيد في مكان و لا يتحرك في ترانسستورات مثلا
نكمل الحديث عن الكاش : فهمت كل ما كتبته لكن عندي استفسار هل وسائل التخزين المنتشرة مثل ذاكرات الفلاش التي تعمل بالUSB و كروت الذاكرة للهواتف و الكاميرات الرقمية تعتمد على تقنية SRAM
أيظا ذكرت عن أنواع من الذاكرة لم أسمع بها من قبل مثل Z-RAM و 1T-SRAM فهل هناك موقع معين تعرفه أو موضوع يتحدث بالتفصيل عن الذاكرة و كل ما يتعلق بها
7 : في الجزء الأول هل تتحدث عن الأجزاء الموجودة في النواة أم في المعالج ككل
و بخصوص معالجات AMD و نيهاليم أعلم بوجود متحكم الذاكرة فيها لكني استغربت من قولك جسر شمالي مدمج معنى هذا أن المعالج يرتبط مباشرة بكرت الشاشة و شريحة الجسر الجنوبي لكن الواقع الذي أعرفه أن المعالج يرتبط بشريحة تربط بين كرت الشاشة و الجسر الجنوبي و هذه الشريحة هي X58 في معالجات نيهاليم القادمة و شرائح الجيل السابع لدى AMD أو ليست هذه الشريحة هي الجسر الشمالي !!
الجزء الثاني ماذا تقصد بتقنية المعالج ؟ أيظا أريد أن أعرف جميع أنواع البيانات هل هي فقط بيانات و أوامر و تعليمات و ما الفرق بين الأوامر و التعليمات
8 : الشرح مفهوم و ليس هناك أسئلة
9 : عندما نضرب التردد في معامل الضرب أولا يجب أن نحصل على قيمة MT/s كان لي نقاش مع الأخ wmgc حول النبضة و الناقل و هو على الرابط التالي أتمنى أن تعطيني رأيك في النقاش الذي دار بيننا
تفضل الرابط https://www.arabhardware.net/forum/c...e-ca-mt-s.html

في النهاية أشكرك كثيرا لأنك صبرت على أسئلتي و أنا في إنتظار ردك
شكرا لك مرة أخرى
أخوكم F.C.B

[F.C.B]

كلام جميل من الاخ الخلف وموضوع اجمل منك اخي F.C.B
بارك الله فيكم

شكرا لك و أتمنى أن نستفيد جميعنا من الخبرات الكبيرة و العقول الجبارة الموجودة في هذا المنتدى فهي فرصة ربما لن تتكرر
شكرا لك مرة أخرى

[| Fusion |]

1 : فهمت هذه النقطة لكن عندي معلومة صغيرة أريد التأكد منها , هل النانو ميتر الواحد هو جزء من مليار جزء من المليميتر

جزء من مليار من المتر (1 مقسوم على 1000مليون)..

2 : أرجو مزيد من التفصيل بمعنى ما هي هذه المناطق و هل هي واحدة في كل معالج أم أن كل معالج تختلف فيه المناطق عن المعالج الأخر

سؤال اجابته تدرس في عدة مناهج دراسية كاملة, ساحاول ان اكتب فيه لاحقا ان شاء الله..

: في البداية قلت أن مصمموا اللوحات الأم واجهوا صعوبة في رفع التردد بسبب المسافات الكبيرة
عفوا المسافات الكبيرة هذه بين ماذا و ماذا أم أنك تعني المسافة و المساحة الكبيرة للوحة الأم

الاسلاك و الوصلات الكثيرة التي تربط بين اجزاء اللوحة الام المختلفة تكون طويلة جدا اذا ما قارنناها بالمسافات التي تربط اجزاء المعالج ببعض, و يكفي انك لو نظرت الى اللوحة الام, بتقدر تشوف الوصلات دي, الفكرة بقا انهم بيواجهوا صعوبات في نقل البيانات عن طريق هذه الوصلات الطويلة لانه مع الترددات المرتفعة, تتحول نسبة من الاشارات الكهربية الى مجالات مغناطيسية حول هذه الاسلاك, و دي نقطة خطيرة جدا لانه كل ما زاد التردد كل ما زاد التحول الى مجال مغناطيسي خارج من هذه الاسلاك, و بالتالي اي اشارات كهربية (بيانات) مرسلة من و الى اي جزء من اجزاء اللوحة الام, سيُفقَد جزء منها و يتحول الى مجال مغناطيسي يُرسل في الهواء, لذلك في هذه الحالة (الترددات المرتفعة), الاسلاك تتحول الى Antenna !!

: هل تعني أن المعمارية هي عبارة عن سوفتوير و ليس هاردوير لأنك تقول أنها دائرة منطقية أو كود برمجي

معمارية المعالج هي هاردوير بحت, و لكن ليكون تعامل المبرمجين مع المعالج اسهل, فيعطي مصنعين المعالج بعض الاكواد او الرموز التي ترمز الى عملية حسابية او منطقية داخل المعالج, و هذه الرموز او الاكواد تكون مخزنة داخل المعالج في ذاكرة دائمة او ROM + يوجد وحدة داخل المعالج تسمى Instruction Decoderو وظيفتها ترجمة هذه الرموز الى عمليات تقوم بها ال ALU او ال Arithmetic & Logic Unit داخل المعالج..

عشان كدا على سبيل المثال, لو المبرمج كتب الامر ADD, ازاي ال ALU هيفهم انه المفروض يعمل عملية جمع؟ هي بالطريقة اللي ذكرتها, انه كلمة ADD ترسل الى ال Instruction Decoder و بعدها ال ID يقوم بالنظر في القاموس (الذاكرة الدائمة التي تم ذكرها سابقا) الذي يحتوي على معنى هذه الرموز, و بعد ذلك يرسل امر الجمع الى ال ALU ..

: إذا كانت ذاكرة الكاش من المستوى الثاني تكون في بعض الأحيان لنواة واحدة و أحيان أخرى مشتركة فما هو الفرق الحقيقي بين ذاكرة الكاش من المستوى 2 و المستوى 3 هل هي أن الأخيرة ممكن أن تأتي بأحجام أكبر

دول سؤالين في واحد, و هحاول ابسط اجابتهم على قد ما اقدر:

اختيار المصممين لطريقة تصميم الكاش داخل المعالج يعتمد و بالدرجة الاولى على طريقة عمل المعالج نفسه, او معمارية المعالج, و بالتالي تصميم الكاش يكون بالطريقة التي تناسب هذه المعمارية, لذلك هتلاقي مثلا تصميم كاشات معالجات انتل مختلف عن معالجات AMD عشان اختلاف معمارية المعالجات..

الجزء الثاني من السؤال و الأهم هو, ليه بيصمموا كذا مستوى من مستويات الكاش, L1 و L2 و L3 ؟

عشان نجاوب على السؤال دا لازم الاول نعرف وظيفة الكاش, و الكاش ببساطة مثل المخزن الذي توضع فيه البيانات و الاوامر التي عليها الدور في التنفيذ, بدل ما المعالج لسا هيجيب البيانات من الرامات, بنوفر في الوقت و نخليه يجيبها من الكاشات اللي هي اقرب بكتير جدا للانوية من الرامات و بالتالي زمن التاخير او ال Latency هتكون اقل بكتير, و الكاشات باستمرار بتتعامل مع الرامات و بتجيب منها البيانات اللي متوقع انه البروسيسور محتاجها و خلي بالك من جملة "متوقع البروسيسور محتاجها" لانه دا فعلا اللي بيحصل,على سبيل المثال:

انت و انا رحنا مكتبة عامة, و قدامنا مجموعة كبيرة من الكتب و فرضا انها مرقمة, رحت انت قايللي انا محتاج الكتاب رقم واحد, رحت و جبتهولك, و بعدها طلبت الكتاب رقم ثلاثة, رحت و جبتهولك, و بعدها طلبت الكتاب رقم خمسة, رحت و جبتهولك, و بعدها طلبت رقم 7, المرة دي بقا رحت و جبتلك الكتابين رقم 7 و رقم 9 , لاني متوقع منك تقللي هات الكتاب رقم 9 بعد 7 على اساس انك ماشي على الارقام الفردية, و بالتالي لما انت (البروسيسور) تحتاج الكتاب رقم 9, هتلاقيه عندي على طول و مش هتضطر تستنا لما اروح اجيبهولك من مكانه..

في الحكاية السيطة دي انت كنت بتمثل البروسيسور, و انا كنت بمثل حاجتين, اول حاجة الكاشات, لاني كنت ماسك الكتابين في ايدي و ممكن امسك اكتر و بالتالي دا يناظر تخزين البيانات داخل الكاشات, تاني حاجة بقا و المهمة جدا توقعي للكتاب القادم, و دا يناظره ال BPU و ال Branch Prediction Unit و دي الوحدة المسئولة عن "توقع" مجموعة البيانات القادمة التي سيحتاجها المعالج بعد تنفيذ الاوامر الحالية..

طيب, دلوقتي في احتمالين ممكن يحصلوا لما تخلص انت الكتاب رقم 7, اول احتمال انك هتطلب مني الكتاب رقم 9 فعلا, و ساعتها هديهولك على طول, و بكدا ابقا وفرت الوقت, دي بقا بنسميها Cache Hit يعني البروسيسور وجد البيانات اللي هو محتاجها على طول مباشرة في الكاش..

و الاحتمال التاني طبعا انك هتقللي هات الكتاب رقم 8 مثلا, ساعتها بقا هروح المشوار دا تاني اجيبلك رقم 8 و بالتالي توقعي مكنش في محله و دا بنسميه Cache Miss, يعني البروسيسور ملقاش اللي هو عايزه في الكاش و بالتالي اتضطر يستنى شوية على ما تيجي البيانات اللي هو محتاجها من الرامات..

طيب ايه علاقة الكلام دا بمستويات الكاش؟!

شوف يا سيدي, دلوقتي احنا عندنا متغيرين (هما اكثر, بس للتبسيط الذي لا يخل بالمعنى), اولهم ال Latency او زمن التاخير و دا عايز اقللها على قد ما اقدر, و تاني متغير هو ال Cache Hit/Miss و دا احنا نتمنى انه دايما يكون Hit..

تعالى نتخيل انا و انت تاني بس المرة دي اتفقنا على تصميم مستوى واحد كبير من الكاش, لازم طبعا نعرف المتغيرين اللي عندنا هتكون اخبارهم ايه عشان نقدر نوصل لافضل تصميم ممكن..

طيب, لما الكاش تكون كبيرة, بالتالي هقدر اخزن فيها بيانات اكثر, او بالاصح اقدر اخزن بيانات "متوقعة" اكثر, يعني في المثال بتاعنا و احنا في المكتبة, ساعتها لما تطلب انت الكتاب رقم 7, هقدر اشيل معايا رقم 7 و 8 و 9 مثلا عشان اكون ضامن انه طلبك القادم هيكون واحد منهم, و بالتالي كدا نقطة ال Cache Hit/Miss بقت افضل (هناك عوامل اخرى تتحكم في دقة ال BPU لم اتطرق اليها الآن)

طيب تعالى نشوف ايه اخبار تاني متغير و هو ال Latency, طالما الكاش كبيرة يبقا الزمن اللي الكاش محتاجاه عشان تدور على الامر جواها و تديه للبروسيسور هيكون كبير نسبيا, و دا انا مش عايزه..

فعشان يتغلبوا على النقط دي, قسموا الكاش الى عدة مستويات, اسرعها و اقربها لنواة المعالج هي ال L1 او ال Level 1 Cache و دا اول مستوى بيدور فيه البروسيسور, لو ملقاش اللي عايزو فيه, بينتقل للمستوى الثاني الاكبر في المساحة و هكذا..

ملاحظة : قبل أن أكمل الحديث عن ذاكرات الكاش لدي سؤال حول الذاكرة عندما نقول مثلا أن لدينا وسيلة تخزين قدرها 1 ميجابايت كيف تحفظ هذه البيانات التي حجمها 1 ميجابايت في النظام الكهربائي هل يكون جزء من الطاقة مقيد في مكان و لا يتحرك في ترانسستورات مثلا

ما شاء الله, انت كدا عرفت الفكرة الاساسية لعمل الدوائر الكهربية للرامات..

استاذ الخلف شرح هذه الجزئية بطريقة ممتازة و لكني ساضيف جزء صغير بما انك قلت "جزء من الطاقة مقيد في مكان"..

شوف يا سيدي, كل مكان او Block في الرام عبارة عن ترانزيستور + مكثف, و تعالى نتخيل انه كل مكان في الرام عبارة عن غرفة, باب هذه الغرفة هو الترانزيستور, و هو كل شغله ON او OFF يعني باب الغرفة اما مفتوح و جاهز لاستقبال او ارسال البيانات او مغلق, اما بالنسبة للمكثف فوظيفته هي تخزين للطاقة (او الشحنات) كما ذكرت انت, و هذه الشحنات تمثل البيانات و هي تُخزن في الرامات بهذه الطريقة..

و آسف اخي مضطر استاذن الآن و اعتذر عن عدم اضافة صور توضيحية لانها هتعقد الموضوع اكتر

و للحديث بقية ان شاء الله

[F.C.B]

جزء من مليار من المتر (1 مقسوم على 1000مليون)..


سؤال اجابته تدرس في عدة مناهج دراسية كاملة, ساحاول ان اكتب فيه لاحقا ان شاء الله..


الاسلاك و الوصلات الكثيرة التي تربط بين اجزاء اللوحة الام المختلفة تكون طويلة جدا اذا ما قارنناها بالمسافات التي تربط اجزاء المعالج ببعض, و يكفي انك لو نظرت الى اللوحة الام, بتقدر تشوف الوصلات دي, الفكرة بقا انهم بيواجهوا صعوبات في نقل البيانات عن طريق هذه الوصلات الطويلة لانه مع الترددات المرتفعة, تتحول نسبة من الاشارات الكهربية الى مجالات مغناطيسية حول هذه الاسلاك, و دي نقطة خطيرة جدا لانه كل ما زاد التردد كل ما زاد التحول الى مجال مغناطيسي خارج من هذه الاسلاك, و بالتالي اي اشارات كهربية (بيانات) مرسلة من و الى اي جزء من اجزاء اللوحة الام, سيُفقَد جزء منها و يتحول الى مجال مغناطيسي يُرسل في الهواء, لذلك في هذه الحالة (الترددات المرتفعة), الاسلاك تتحول الى Antenna !!


معمارية المعالج هي هاردوير بحت, و لكن ليكون تعامل المبرمجين مع المعالج اسهل, فيعطي مصنعين المعالج بعض الاكواد او الرموز التي ترمز الى عملية حسابية او منطقية داخل المعالج, و هذه الرموز او الاكواد تكون مخزنة داخل المعالج في ذاكرة دائمة او ROM + يوجد وحدة داخل المعالج تسمى Instruction Decoderو وظيفتها ترجمة هذه الرموز الى عمليات تقوم بها ال ALU او ال Arithmetic & Logic Unit داخل المعالج..

عشان كدا على سبيل المثال, لو المبرمج كتب الامر ADD, ازاي ال ALU هيفهم انه المفروض يعمل عملية جمع؟ هي بالطريقة اللي ذكرتها, انه كلمة ADD ترسل الى ال Instruction Decoder و بعدها ال ID يقوم بالنظر في القاموس (الذاكرة الدائمة التي تم ذكرها سابقا) الذي يحتوي على معنى هذه الرموز, و بعد ذلك يرسل امر الجمع الى ال ALU ..


دول سؤالين في واحد, و هحاول ابسط اجابتهم على قد ما اقدر:

اختيار المصممين لطريقة تصميم الكاش داخل المعالج يعتمد و بالدرجة الاولى على طريقة عمل المعالج نفسه, او معمارية المعالج, و بالتالي تصميم الكاش يكون بالطريقة التي تناسب هذه المعمارية, لذلك هتلاقي مثلا تصميم كاشات معالجات انتل مختلف عن معالجات AMD عشان اختلاف معمارية المعالجات..

الجزء الثاني من السؤال و الأهم هو, ليه بيصمموا كذا مستوى من مستويات الكاش, L1 و L2 و L3 ؟

عشان نجاوب على السؤال دا لازم الاول نعرف وظيفة الكاش, و الكاش ببساطة مثل المخزن الذي توضع فيه البيانات و الاوامر التي عليها الدور في التنفيذ, بدل ما المعالج لسا هيجيب البيانات من الرامات, بنوفر في الوقت و نخليه يجيبها من الكاشات اللي هي اقرب بكتير جدا للانوية من الرامات و بالتالي زمن التاخير او ال Latency هتكون اقل بكتير, و الكاشات باستمرار بتتعامل مع الرامات و بتجيب منها البيانات اللي متوقع انه البروسيسور محتاجها و خلي بالك من جملة "متوقع البروسيسور محتاجها" لانه دا فعلا اللي بيحصل,على سبيل المثال:

انت و انا رحنا مكتبة عامة, و قدامنا مجموعة كبيرة من الكتب و فرضا انها مرقمة, رحت انت قايللي انا محتاج الكتاب رقم واحد, رحت و جبتهولك, و بعدها طلبت الكتاب رقم ثلاثة, رحت و جبتهولك, و بعدها طلبت الكتاب رقم خمسة, رحت و جبتهولك, و بعدها طلبت رقم 7, المرة دي بقا رحت و جبتلك الكتابين رقم 7 و رقم 9 , لاني متوقع منك تقللي هات الكتاب رقم 9 بعد 7 على اساس انك ماشي على الارقام الفردية, و بالتالي لما انت (البروسيسور) تحتاج الكتاب رقم 9, هتلاقيه عندي على طول و مش هتضطر تستنا لما اروح اجيبهولك من مكانه..

في الحكاية السيطة دي انت كنت بتمثل البروسيسور, و انا كنت بمثل حاجتين, اول حاجة الكاشات, لاني كنت ماسك الكتابين في ايدي و ممكن امسك اكتر و بالتالي دا يناظر تخزين البيانات داخل الكاشات, تاني حاجة بقا و المهمة جدا توقعي للكتاب القادم, و دا يناظره ال BPU و ال Branch Prediction Unit و دي الوحدة المسئولة عن "توقع" مجموعة البيانات القادمة التي سيحتاجها المعالج بعد تنفيذ الاوامر الحالية..

طيب, دلوقتي في احتمالين ممكن يحصلوا لما تخلص انت الكتاب رقم 7, اول احتمال انك هتطلب مني الكتاب رقم 9 فعلا, و ساعتها هديهولك على طول, و بكدا ابقا وفرت الوقت, دي بقا بنسميها Cache Hit يعني البروسيسور وجد البيانات اللي هو محتاجها على طول مباشرة في الكاش..

و الاحتمال التاني طبعا انك هتقللي هات الكتاب رقم 8 مثلا, ساعتها بقا هروح المشوار دا تاني اجيبلك رقم 8 و بالتالي توقعي مكنش في محله و دا بنسميه Cache Miss, يعني البروسيسور ملقاش اللي هو عايزه في الكاش و بالتالي اتضطر يستنى شوية على ما تيجي البيانات اللي هو محتاجها من الرامات..

طيب ايه علاقة الكلام دا بمستويات الكاش؟!

شوف يا سيدي, دلوقتي احنا عندنا متغيرين (هما اكثر, بس للتبسيط الذي لا يخل بالمعنى), اولهم ال Latency او زمن التاخير و دا عايز اقللها على قد ما اقدر, و تاني متغير هو ال Cache Hit/Miss و دا احنا نتمنى انه دايما يكون Hit..

تعالى نتخيل انا و انت تاني بس المرة دي اتفقنا على تصميم مستوى واحد كبير من الكاش, لازم طبعا نعرف المتغيرين اللي عندنا هتكون اخبارهم ايه عشان نقدر نوصل لافضل تصميم ممكن..

طيب, لما الكاش تكون كبيرة, بالتالي هقدر اخزن فيها بيانات اكثر, او بالاصح اقدر اخزن بيانات "متوقعة" اكثر, يعني في المثال بتاعنا و احنا في المكتبة, ساعتها لما تطلب انت الكتاب رقم 7, هقدر اشيل معايا رقم 7 و 8 و 9 مثلا عشان اكون ضامن انه طلبك القادم هيكون واحد منهم, و بالتالي كدا نقطة ال Cache Hit/Miss بقت افضل (هناك عوامل اخرى تتحكم في دقة ال BPU لم اتطرق اليها الآن)

طيب تعالى نشوف ايه اخبار تاني متغير و هو ال Latency, طالما الكاش كبيرة يبقا الزمن اللي الكاش محتاجاه عشان تدور على الامر جواها و تديه للبروسيسور هيكون كبير نسبيا, و دا انا مش عايزه..

فعشان يتغلبوا على النقط دي, قسموا الكاش الى عدة مستويات, اسرعها و اقربها لنواة المعالج هي ال L1 او ال Level 1 Cache و دا اول مستوى بيدور فيه البروسيسور, لو ملقاش اللي عايزو فيه, بينتقل للمستوى الثاني الاكبر في المساحة و هكذا..


ما شاء الله, انت كدا عرفت الفكرة الاساسية لعمل الدوائر الكهربية للرامات..

استاذ الخلف شرح هذه الجزئية بطريقة ممتازة و لكني ساضيف جزء صغير بما انك قلت "جزء من الطاقة مقيد في مكان"..

شوف يا سيدي, كل مكان او Block في الرام عبارة عن ترانزيستور + مكثف, و تعالى نتخيل انه كل مكان في الرام عبارة عن غرفة, باب هذه الغرفة هو الترانزيستور, و هو كل شغله ON او OFF يعني باب الغرفة اما مفتوح و جاهز لاستقبال او ارسال البيانات او مغلق, اما بالنسبة للمكثف فوظيفته هي تخزين للطاقة (او الشحنات) كما ذكرت انت, و هذه الشحنات تمثل البيانات و هي تُخزن في الرامات بهذه الطريقة..

و آسف اخي مضطر استاذن الآن و اعتذر عن عدم اضافة صور توضيحية لانها هتعقد الموضوع اكتر

و للحديث بقية ان شاء الله

شكرا أخي على ردك و سوف أقرأ ما كتبته جيدا و سوف أرد
و مثلما قلت للحديث بقية إن شاء الله
وشكرا

[F.C.B]

كلامك استاذنا wmgc عسل على عسل و طبعا أغلب النقاط مفهومة و لكن النقاش لم ينتهي لنكمله على بركة الله

جزء من مليار من المتر (1 مقسوم على 1000مليون)..

كلام جميل شكرا

سؤال اجابته تدرس في عدة مناهج دراسية كاملة, ساحاول ان اكتب فيه لاحقا ان شاء الله..

شكرا لك و لا أريد أن أتعبك إذا كان الأمر فيه مناهج دراسية كاملة لا أريد أكثر من المختصر المفيد و لا نريد تعبك

الاسلاك و الوصلات الكثيرة التي تربط بين اجزاء اللوحة الام المختلفة تكون طويلة جدا اذا ما قارنناها بالمسافات التي تربط اجزاء المعالج ببعض, و يكفي انك لو نظرت الى اللوحة الام, بتقدر تشوف الوصلات دي, الفكرة بقا انهم بيواجهوا صعوبات في نقل البيانات عن طريق هذه الوصلات الطويلة لانه مع الترددات المرتفعة, تتحول نسبة من الاشارات الكهربية الى مجالات مغناطيسية حول هذه الاسلاك, و دي نقطة خطيرة جدا لانه كل ما زاد التردد كل ما زاد التحول الى مجال مغناطيسي خارج من هذه الاسلاك, و بالتالي اي اشارات كهربية (بيانات) مرسلة من و الى اي جزء من اجزاء اللوحة الام, سيُفقَد جزء منها و يتحول الى مجال مغناطيسي يُرسل في الهواء, لذلك في هذه الحالة (الترددات المرتفعة), الاسلاك تتحول الى Antenna !!

كلام جميل شكرا و ليس هناك شي غير مفهوم

معمارية المعالج هي هاردوير بحت, و لكن ليكون تعامل المبرمجين مع المعالج اسهل, فيعطي مصنعين المعالج بعض الاكواد او الرموز التي ترمز الى عملية حسابية او منطقية داخل المعالج, و هذه الرموز او الاكواد تكون مخزنة داخل المعالج في ذاكرة دائمة او ROM + يوجد وحدة داخل المعالج تسمى Instruction Decoderو وظيفتها ترجمة هذه الرموز الى عمليات تقوم بها ال ALU او ال Arithmetic & Logic Unit داخل المعالج..

عشان كدا على سبيل المثال, لو المبرمج كتب الامر ADD, ازاي ال ALU هيفهم انه المفروض يعمل عملية جمع؟ هي بالطريقة اللي ذكرتها, انه كلمة ADD ترسل الى ال Instruction Decoder و بعدها ال ID يقوم بالنظر في القاموس (الذاكرة الدائمة التي تم ذكرها سابقا) الذي يحتوي على معنى هذه الرموز, و بعد ذلك يرسل امر الجمع الى ال ALU ..

شكرا لك لكن حتى الأن لم أعرف ماهو هذا الهاردوير , ماذا تعني كلمة معمارية المعالج من ناحية الهاردوير ؟

دول سؤالين في واحد, و هحاول ابسط اجابتهم على قد ما اقدر:

اختيار المصممين لطريقة تصميم الكاش داخل المعالج يعتمد و بالدرجة الاولى على طريقة عمل المعالج نفسه, او معمارية المعالج, و بالتالي تصميم الكاش يكون بالطريقة التي تناسب هذه المعمارية, لذلك هتلاقي مثلا تصميم كاشات معالجات انتل مختلف عن معالجات AMD عشان اختلاف معمارية المعالجات..

الجزء الثاني من السؤال و الأهم هو, ليه بيصمموا كذا مستوى من مستويات الكاش, L1 و L2 و L3 ؟

عشان نجاوب على السؤال دا لازم الاول نعرف وظيفة الكاش, و الكاش ببساطة مثل المخزن الذي توضع فيه البيانات و الاوامر التي عليها الدور في التنفيذ, بدل ما المعالج لسا هيجيب البيانات من الرامات, بنوفر في الوقت و نخليه يجيبها من الكاشات اللي هي اقرب بكتير جدا للانوية من الرامات و بالتالي زمن التاخير او ال Latency هتكون اقل بكتير, و الكاشات باستمرار بتتعامل مع الرامات و بتجيب منها البيانات اللي متوقع انه البروسيسور محتاجها و خلي بالك من جملة "متوقع البروسيسور محتاجها" لانه دا فعلا اللي بيحصل,على سبيل المثال:

انت و انا رحنا مكتبة عامة, و قدامنا مجموعة كبيرة من الكتب و فرضا انها مرقمة, رحت انت قايللي انا محتاج الكتاب رقم واحد, رحت و جبتهولك, و بعدها طلبت الكتاب رقم ثلاثة, رحت و جبتهولك, و بعدها طلبت الكتاب رقم خمسة, رحت و جبتهولك, و بعدها طلبت رقم 7, المرة دي بقا رحت و جبتلك الكتابين رقم 7 و رقم 9 , لاني متوقع منك تقللي هات الكتاب رقم 9 بعد 7 على اساس انك ماشي على الارقام الفردية, و بالتالي لما انت (البروسيسور) تحتاج الكتاب رقم 9, هتلاقيه عندي على طول و مش هتضطر تستنا لما اروح اجيبهولك من مكانه..

في الحكاية السيطة دي انت كنت بتمثل البروسيسور, و انا كنت بمثل حاجتين, اول حاجة الكاشات, لاني كنت ماسك الكتابين في ايدي و ممكن امسك اكتر و بالتالي دا يناظر تخزين البيانات داخل الكاشات, تاني حاجة بقا و المهمة جدا توقعي للكتاب القادم, و دا يناظره ال BPU و ال Branch Prediction Unit و دي الوحدة المسئولة عن "توقع" مجموعة البيانات القادمة التي سيحتاجها المعالج بعد تنفيذ الاوامر الحالية..

طيب, دلوقتي في احتمالين ممكن يحصلوا لما تخلص انت الكتاب رقم 7, اول احتمال انك هتطلب مني الكتاب رقم 9 فعلا, و ساعتها هديهولك على طول, و بكدا ابقا وفرت الوقت, دي بقا بنسميها Cache Hit يعني البروسيسور وجد البيانات اللي هو محتاجها على طول مباشرة في الكاش..

و الاحتمال التاني طبعا انك هتقللي هات الكتاب رقم 8 مثلا, ساعتها بقا هروح المشوار دا تاني اجيبلك رقم 8 و بالتالي توقعي مكنش في محله و دا بنسميه Cache Miss, يعني البروسيسور ملقاش اللي هو عايزه في الكاش و بالتالي اتضطر يستنى شوية على ما تيجي البيانات اللي هو محتاجها من الرامات..

طيب ايه علاقة الكلام دا بمستويات الكاش؟!

شوف يا سيدي, دلوقتي احنا عندنا متغيرين (هما اكثر, بس للتبسيط الذي لا يخل بالمعنى), اولهم ال Latency او زمن التاخير و دا عايز اقللها على قد ما اقدر, و تاني متغير هو ال Cache Hit/Miss و دا احنا نتمنى انه دايما يكون Hit..

تعالى نتخيل انا و انت تاني بس المرة دي اتفقنا على تصميم مستوى واحد كبير من الكاش, لازم طبعا نعرف المتغيرين اللي عندنا هتكون اخبارهم ايه عشان نقدر نوصل لافضل تصميم ممكن..

طيب, لما الكاش تكون كبيرة, بالتالي هقدر اخزن فيها بيانات اكثر, او بالاصح اقدر اخزن بيانات "متوقعة" اكثر, يعني في المثال بتاعنا و احنا في المكتبة, ساعتها لما تطلب انت الكتاب رقم 7, هقدر اشيل معايا رقم 7 و 8 و 9 مثلا عشان اكون ضامن انه طلبك القادم هيكون واحد منهم, و بالتالي كدا نقطة ال Cache Hit/Miss بقت افضل (هناك عوامل اخرى تتحكم في دقة ال BPU لم اتطرق اليها الآن)

طيب تعالى نشوف ايه اخبار تاني متغير و هو ال Latency, طالما الكاش كبيرة يبقا الزمن اللي الكاش محتاجاه عشان تدور على الامر جواها و تديه للبروسيسور هيكون كبير نسبيا, و دا انا مش عايزه..

فعشان يتغلبوا على النقط دي, قسموا الكاش الى عدة مستويات, اسرعها و اقربها لنواة المعالج هي ال L1 او ال Level 1 Cache و دا اول مستوى بيدور فيه البروسيسور, لو ملقاش اللي عايزو فيه, بينتقل للمستوى الثاني الاكبر في المساحة و هكذا..

شكرا لك و كل شي مفهوم مرة أخرى
مع هذا الشرح الرائع بعد يومين سنصنع معالج كامل :D
لكن عندي استفسار بسيط ماذا تعني عبارة Branch Prediction Unit باللغة العربية

شوف يا سيدي, كل مكان او Block في الرام عبارة عن ترانزيستور + مكثف, و تعالى نتخيل انه كل مكان في الرام عبارة عن غرفة, باب هذه الغرفة هو الترانزيستور, و هو كل شغله ON او OFF يعني باب الغرفة اما مفتوح و جاهز لاستقبال او ارسال البيانات او مغلق, اما بالنسبة للمكثف فوظيفته هي تخزين للطاقة (او الشحنات) كما ذكرت انت, و هذه الشحنات تمثل البيانات و هي تُخزن في الرامات بهذه الطريقة..

شكرا كثيرا و المعلومة وصلت

و آسف اخي مضطر استاذن الآن و اعتذر عن عدم اضافة صور توضيحية لانها هتعقد الموضوع اكتر

بل أنا عليه من يعتذر عن التعب الذي سببته لكم أنت و الإستاذ الخلف لكن ماذا أفعل إنه مرض الفضول العلمي :D
بالعكس أعتقد أن الصور تستطيع توصيل المعنى أكثر من الكلام
بالمناسبة أستاذي wmgc كان لدي نقاش معك في موضوع سابق و كان لدي استفسارات أتمنى إن كنت تستطيع أن ترد عليه و يفضل أن يكون ردك هنا حتى تكون كل المعلومات في مكان واحد
وهذا رابط الموضوع https://www.arabhardware.net/forum/c...e-ca-mt-s.html
و أشكرك مرة أخرى

[F.C.B]

أخي و ممكن نقول إستاذي الخلف
تعليقي على ما كتبته

1 : فهمت هذه النقطة لكن عندي معلومة صغيرة أريد التأكد منها , هل النانو ميتر الواحد هو جزء من مليار جزء من المليميتر
2 : أرجو مزيد من التفصيل بمعنى ما هي هذه المناطق و هل هي واحدة في كل معالج أم أن كل معالج تختلف فيه المناطق عن المعالج الأخر
3 : في البداية قلت أن مصمموا اللوحات الأم واجهوا صعوبة في رفع التردد بسبب المسافات الكبيرة
عفوا المسافات الكبيرة هذه بين ماذا و ماذا أم أنك تعني المسافة و المساحة الكبيرة للوحة الأم
ذكرت أن هناك جزء يسمى مولد التردد سؤالي أين يقع مولد التردد هذا تحديدا في اللوحة الأم و مما يتكون و ما طريقة عمله
4 : هل تعني أن المعمارية هي عبارة عن سوفتوير و ليس هاردوير لأنك تقول أنها دائرة منطقية أو كود برمجي
بالحديث عن الدوائر المنطقية كثيرا ما تتردد هذه الكلمة على مسامعي فهل من الممكن أن تشرحها لي بالمختصر المفيد
ملاحظة صغيرة : هل من الممكن صورة تبين شكل المعالج من الداخل ذلك الشي الذي سبب هذا النقاش الطويل و لم نره
5 : المختصر المفيد الذي فهمته أن الإبر لها فائدتين : 1.تثبيت المعالج , 2.نقل الطاقة و البيانات حيث جزء من هذه الإبر تكون لنقل الطاقة و الأخرى لنقل البيانات
6 : إذا كانت ذاكرة الكاش من المستوى الثاني تكون في بعض الأحيان لنواة واحدة و أحيان أخرى مشتركة فما هو الفرق الحقيقي بين ذاكرة الكاش من المستوى 2 و المستوى 3 هل هي أن الأخيرة ممكن أن تأتي بأحجام أكبر
ملاحظة : قبل أن أكمل الحديث عن ذاكرات الكاش لدي سؤال حول الذاكرة عندما نقول مثلا أن لدينا وسيلة تخزين قدرها 1 ميجابايت كيف تحفظ هذه البيانات التي حجمها 1 ميجابايت في النظام الكهربائي هل يكون جزء من الطاقة مقيد في مكان و لا يتحرك في ترانسستورات مثلا
نكمل الحديث عن الكاش : فهمت كل ما كتبته لكن عندي استفسار هل وسائل التخزين المنتشرة مثل ذاكرات الفلاش التي تعمل بالUSB و كروت الذاكرة للهواتف و الكاميرات الرقمية تعتمد على تقنية SRAM
أيظا ذكرت عن أنواع من الذاكرة لم أسمع بها من قبل مثل Z-RAM و 1T-SRAM فهل هناك موقع معين تعرفه أو موضوع يتحدث بالتفصيل عن الذاكرة و كل ما يتعلق بها
7 : في الجزء الأول هل تتحدث عن الأجزاء الموجودة في النواة أم في المعالج ككل
و بخصوص معالجات AMD و نيهاليم أعلم بوجود متحكم الذاكرة فيها لكني استغربت من قولك جسر شمالي مدمج معنى هذا أن المعالج يرتبط مباشرة بكرت الشاشة و شريحة الجسر الجنوبي لكن الواقع الذي أعرفه أن المعالج يرتبط بشريحة تربط بين كرت الشاشة و الجسر الجنوبي و هذه الشريحة هي X58 في معالجات نيهاليم القادمة و شرائح الجيل السابع لدى AMD أو ليست هذه الشريحة هي الجسر الشمالي !!
الجزء الثاني ماذا تقصد بتقنية المعالج ؟ أيظا أريد أن أعرف جميع أنواع البيانات هل هي فقط بيانات و أوامر و تعليمات و ما الفرق بين الأوامر و التعليمات
8 : الشرح مفهوم و ليس هناك أسئلة
9 : عندما نضرب التردد في معامل الضرب أولا يجب أن نحصل على قيمة MT/s كان لي نقاش مع الأخ wmgc حول النبضة و الناقل و هو على الرابط التالي أتمنى أن تعطيني رأيك في النقاش الذي دار بيننا
تفضل الرابط https://www.arabhardware.net/forum/c...e-ca-mt-s.html

في النهاية أشكرك كثيرا لأنك صبرت على أسئلتي و أنا في إنتظار ردك
شكرا لك مرة أخرى
أخوكم F.C.B

بالمناسبة أسئلتي السابقة أريد أن أضيف إليها شي و هو عن مولد التردد إذا كان الناقل يأخذ تردده من مولد التردد إذا المعالج من أين يأخذ تردده بعد إن كان في المعالجات القديمة يعمل بنفس تردد الناقل و هو من مولد التردد

[F.C.B]

استاذي wmgc هناك رسالة مني على الخاص أتمنى أن تقرأها و أسف على الإزعاج :o

[| Fusion |]

تم الرد

[F.C.B]

تم الرد

شكرا لك

[!! NoMeRcY !!]

ما شاء الله الاستاذ محمد عبدالله مبدع بالشروحات
جزاه الله كل الخير

[الخلف]

1 : فهمت هذه النقطة لكن عندي معلومة صغيرة أريد التأكد منها , هل النانو ميتر الواحد هو جزء من مليار جزء من المليميتر.

النانو هي من مسميات المضاعفات وهي تعادل 1 من مليار، فلو قلت 1 نانومتر فهذا يعني واحد من مليار من المتر ( وليس الملليمتر )، نفس الأمر لو قلت 1 نانو واط حيث سيكون 1 من مليار من الواط.

2 : أرجو مزيد من التفصيل بمعنى ما هي هذه المناطق و هل هي واحدة في كل معالج أم أن كل معالج تختلف فيه المناطق عن المعالج الأخر.

الأمر يعتمد على نوعها، فذاكرات الكاش مثلاً تتوزع كل مستوى لوحده عدا الـ L1 والتي تنقسم هي الأخرى لقسمين منفصلين فيزيائياً عن الآخر، هناك وحدة الـ FPU وهي في كل نواة واحدة، ووحدة التوقع والتحميل وهي الأخرى واحدة أيضاً لكل نواة، وهناك أيضاً وحدة الحساب والمنطق الصحيح Integer وهي الأخرى واحدة لكل نواة، وغيرها من وحدات، ولكن الأمر مرهون بتصميم المعالج، فمثلاً معالج Cell المستخدم في PS3 يتضمن وحدة SPE بواقع 7 وحدات...

3 : في البداية قلت أن مصمموا اللوحات الأم واجهوا صعوبة في رفع التردد بسبب المسافات الكبيرة
عفوا المسافات الكبيرة هذه بين ماذا و ماذا أم أنك تعني المسافة و المساحة الكبيرة للوحة الأم.

أعني هنا المسافات الفيزيائية، فالمسافة الطويلة للبيانات يعني زيادة في الوقت اللازم لوصول البيانات مما يسبب مشاكل في التوقيت عند الترددات الأطول، حالياً يتم تلافي هذا العيب باستخدام النقل التسلسلي للبيانات بدل النقل المتوازي

ذكرت أن هناك جزء يسمى مولد التردد سؤالي أين يقع مولد التردد هذا تحديدا في اللوحة الأم و مما يتكون و ما طريقة عمله.

مولد التردد يكون مختلفاً في موقعه، ولكنه يكون عادة كشريحة منفصلة على اللوحة الأم، وهناك توجه بضمه في طقم الرقاقات

4 : هل تعني أن المعمارية هي عبارة عن سوفتوير و ليس هاردوير لأنك تقول أنها دائرة منطقية أو كود برمجي
بالحديث عن الدوائر المنطقية كثيرا ما تتردد هذه الكلمة على مسامعي فهل من الممكن أن تشرحها لي بالمختصر المفيد
ملاحظة صغيرة : هل من الممكن صورة تبين شكل المعالج من الداخل ذلك الشي الذي سبب هذا النقاش الطويل و لم نره.

المعمارية ليست برنامج، المعمارية هي خليط بين تصميم فيزيائي وبين كود داخلي ( تعليمات )، فمثلاً معمارية K8 من AMD أتت بدعم لتقنيات 64بت، مما تطلب تغييراً برمجياً بتضمين تعليمات 64 بت AMD64 إضافة لذلك تطلب الأمر زيادة في عدد المسجلات Registers وغيرها من تعديلات لازمة لهذا التغيير...
من التغييرات أيضاً تعليمات SSE من Intel فهي عبارة عن تعليمات برمجية + وحدة فيزيائية في المعالج...

الدوائر المنطقية عبارة عن دارة إلكترونية من ترانزستورات، مهمتها بسيطة، لأعطيك مثالاً بوابة AND لديها مدخلين ومخرج واحد، إذا كان كلا المدخلين يحمل إشارة 1، فإن المخرج سيعطي إشارة 1، أما إن كان أحد أو كلا المخرجين يحمل إشارة 0 فإن المخرج سيعطي إشارة 0، طبعاً هناك بوابات عديدة مثل NOR و OR و XOR و XNOR وغيرها العديد، ولك واحدة لها وظيفة مختلفة وعدد معين من المداخل والمخارج

بخصوص شكل المعالج من الداخل، فسأحاول أن أضع موضوعاً منفصلاً يشرح ويفصل أحد المعالجات بشكل مفصّل لكامل المعالج ثم للنواة الوحيدة...

5 : المختصر المفيد الذي فهمته أن الإبر لها فائدتين : 1.تثبيت المعالج , 2.نقل الطاقة و البيانات حيث جزء من هذه الإبر تكون لنقل الطاقة و الأخرى لنقل البيانات.

نعم

6 : إذا كانت ذاكرة الكاش من المستوى الثاني تكون في بعض الأحيان لنواة واحدة و أحيان أخرى مشتركة فما هو الفرق الحقيقي بين ذاكرة الكاش من المستوى 2 و المستوى 3 هل هي أن الأخيرة ممكن أن تأتي بأحجام أكبر
ملاحظة : قبل أن أكمل الحديث عن ذاكرات الكاش لدي سؤال حول الذاكرة عندما نقول مثلا أن لدينا وسيلة تخزين قدرها 1 ميجابايت كيف تحفظ هذه البيانات التي حجمها 1 ميجابايت في النظام الكهربائي هل يكون جزء من الطاقة مقيد في مكان و لا يتحرك في ترانسستورات مثلا
نكمل الحديث عن الكاش : فهمت كل ما كتبته لكن عندي استفسار هل وسائل التخزين المنتشرة مثل ذاكرات الفلاش التي تعمل بالUSB و كروت الذاكرة للهواتف و الكاميرات الرقمية تعتمد على تقنية SRAM
أيظا ذكرت عن أنواع من الذاكرة لم أسمع بها من قبل مثل Z-RAM و 1T-SRAM فهل هناك موقع معين تعرفه أو موضوع يتحدث بالتفصيل عن الذاكرة و كل ما يتعلق بها.

المستويات المختلفة للذاكرة تعنى بمسألة السرعة والتأخير، فرقم المستوى كلما كان أقل كلما كانت الذاكرة أسرع وتحمل تأخيراً أقل، فذاكرة L1 أسرع وأقل تأخيراً من ذاكرة L2 وكذلك الأمر بين L2 و L3
في ذاكرات DRAM يتم تخزين البيانات في مكثف، أما في ذاكرات SRAM فيتم استبدال المكثف بخمس ترانزستورات تؤدي نفس الوظيفة تماماً، في نسخ أخرى من الذاكرات يتم استخدام طرق أخرى فمثلاً ذاكرة ZRAM تستخدم ظاهرة خاصة في تقنية تصنيع SOI تسمى بظاهرة الجسم الطافي Floating body والتي تعمل عمل المكثف تقريباً...
هناك أنواع مختلفة من ذاكرات الـ SRAM وما ذكرته لك Z-RAM و 1T-SRAM هو نوعين فقط، النوع المستخدم في المعالجات يسمى 6T-SRAM، وكما ذكرت بردي السابق ستجد هذه الأنواع بموقع ويكيبيديا ( اضغط على النص الذي ذكرته بردي السابق )...

ذاكرات الـ USB وذاكرات الكاميرات والهواتف هي أنواع أخرى من الذاكرة فهي من نوع NAND، وسبب ذلك أن ذاكرات SRAM أولاً مرتفعة الثمن والتكلفة وثانياً تحتاج بشكل دائم للطاقة للاحتفاظ بالذاكرة، ففقدها للطاقة يعني فقدها للبيانات بشكل مباشر...

7 : في الجزء الأول هل تتحدث عن الأجزاء الموجودة في النواة أم في المعالج ككل
و بخصوص معالجات AMD و نيهاليم أعلم بوجود متحكم الذاكرة فيها لكني استغربت من قولك جسر شمالي مدمج معنى هذا أن المعالج يرتبط مباشرة بكرت الشاشة و شريحة الجسر الجنوبي لكن الواقع الذي أعرفه أن المعالج يرتبط بشريحة تربط بين كرت الشاشة و الجسر الجنوبي و هذه الشريحة هي X58 في معالجات نيهاليم القادمة و شرائح الجيل السابع لدى AMD أو ليست هذه الشريحة هي الجسر الشمالي !!
الجزء الثاني ماذا تقصد بتقنية المعالج ؟ أيظا أريد أن أعرف جميع أنواع البيانات هل هي فقط بيانات و أوامر و تعليمات و ما الفرق بين الأوامر و التعليمات .

كنت أتكلم عن النواة بشكل خاص، فالمعالج اليوم صار يحتوي على أكثر من مجرد نواة معالجة، فقد يتضمن نواتين أو أكثر أو متحكم ذاكرة وغيرها من أمور...

الجسر الشمالي ليست وظيفته الارتباط بكرت الشاشة وشريحة الجسر الجنوبي، فالوظيفة الأساسية له كانت مجرد التعامل مع المكونات السريعة في النظام ( الذاكرة )، وسابقاً لم يكن كرت الشاشة إلا ناقل PCI الذي يتصل بالجسر الجنوبي الذي كان يختص بالمكونات الأبطأ في النظام...
مع تطور الصناعة تم إدخال واجهة AGP للجسر الشمالي وذلك لتزداد وظيفته وظيفة أخرى أيضاً، وتم هذا الأمر حيث يتم فصل المكونات إلى سريعة ويختص بها الجسر الشمالي وبطيئة ويختص بها الجسر الجنوبي...
عندما قامت AMD بنقل متحكم الذاكرة إلى المعالج فهي قامت بنقل الجزء الأساسي الذي تم إنشاء الجسر الشمالي له، فكأنها نقلت الجسر الشمالي بأكمله

وصارت شريحة الجسر الشمالي في منصة AMD مجرد ما يسمى بنفق AGP أو نفق PCIe حيث هذا هو المسمى التقني لأي شريحة تتصل بناقل Hyper Transport لتعطي ناقلاً آخر نفق Tunnel... ولكن دأبت بعض المواقع على إبقاء تسمية الجسر الشمالي أسوة بفهم الناس إضافة لعدم رغبتهم بتعقيد التسميات... ولكن جميع المواقع التي تتكلم بشكل مفصّل والوثائق غيرت المسمى للمسمى التقني...
عموماً يتم حالياً التخطيط لضم خطوط PCIe في المعالج أيضاً ليتصل كرت الشاشة هو الآخر مباشرة بالمعالج ليتم الاستغناء عن هذه الشريحة...

تقنية المعالج هي مجموع التقنيات التي تستخدمها معمارية المعالج، فمثلاً المقبس والناقل والذاكرة وغيرها...

بخصوص أنواع البيانات نعم هذه هي الأساسية هناك ثانوية مثل بيانات التأكد وتصحيح الأخطاء وتسمى ECC أو Error Correction Code
الأوامر هي عبارة عن أوامر يتم تبادلها بين قسمين تتعلق بما يجب على القسم الآخر فعله، مثلاً هناك أمر البدء بإرسال البيانات، وهناك أمر التوقف عن إرسال البيانات
التعليمات هي خاصة بالمعالجات ( بغض النظر عن طبيعتها ) وهي يمكن تشبيهها بالقوانين والمعادلات التي يتم استخدامها لمعالجة البيانات...

لنقل أنك تريد حل مسألة رياضية، فتقول لأخيك أريد قانون فيثاغورث والآلة الحاسبة، هذه هي الأوامر، وقانون فيثاغورث والآلة الحاسبة هي التعليمات، أما البيانات فهي الأرقام التي لديك في المسألة الرياضية والتي تريد حلها...

8 : الشرح مفهوم و ليس هناك أسئلة .

الحمد لله

9 : عندما نضرب التردد في معامل الضرب أولا يجب أن نحصل على قيمة MT/s كان لي نقاش مع الأخ wmgc حول النبضة و الناقل و هو على الرابط التالي أتمنى أن تعطيني رأيك في النقاش الذي دار بيننا.

إن شاء الله سأراه

بخصوص قيمة MT/s فهي راجعة لطبيعة بعض أنواع النواقل مثل ناقل HT في معالجات AMD أو ناقل PCI Express

هذين الناقلين هما ناقلين وحيدي الاتجاه، بمعنى أن الناقل يتم وضعه ليقوم بنقل البيانات باتجاه واحد فقط، فإن أردت تبادل البيانات بكلا الاتجاهين يجب وضع ناقلين...
وكل ناقل ينقل البيانات في اتجاه واحد فقط لاغير...
فعندما نقول أن ناقل PCIe x1 ينقل البيانات بسرعة 250 ميجابايت في الاتجاه الواحد فهو يمتلك معدل نقل إجمالي قدره 500MT\s وهذا يعني أن مجموع البيانات في الناقل هي 500 مليون عملية نقل في الثانية، ولكن عمليات النقل هذه غير محددة، فكما ترى فإن الناقل ينقل 250 ميجابايت في كل اتجاه، ولكن لايمكنك مثلاً نقل البيانات في اتجاه واحد بسرعة 500 ميجابايت في الثانية لأن هناك ناقلين وكل ناقل ينقل باتجاه واحد
الأمر يشبه طريق سيارات، فهو مكون من مسارين ذهاب وإياب، ستجد في الفترة الصباحية أن أحد المسارين من المنطقة السكنية إلى منطقة العمل مزدحم جداً بينما الآخر فارغ، وفي المساء تجد العكس، فلو حسب بأن المسار الواحد يمكنه تحمل 300 سيارة خلال مدة 10 دقائق مثلاً، فإن سرعة النقل من المنطقة السكنية لمنطقة العمل ستكون 300 سيارة في الـ 10 دقائق، ولكن عندما تأتي للقدرة الاستيعابية للطريق ككل ستكون 600 سيارة في الـ 10 دقائق، فالطريق قادر على نقل السيارات بكل اتجاه بشكل منفصل عن الآخر

نفس الأمر ينطبق على ناقل HT فقد تجد ناقلين، أحدهما بعرض 16 بت والآخر بعرض 8 بت، وكل واحد في اتجاه وكل واحد بتردد 800 ميجاهيرز، سرعة النقل لناقل الـ 16 بت هي 3200 ميجابايت في الثانية، والثاني هي 1600 ميجابايت في الثانية، عند رغبتك بنقل البيانات في اتجاه معين فإن النقل سيكون إما بسرعة 1600 أو 3200 ميجابايت في الثانية حسب الاتجاه، ولكن إن أردت حساب القدرة الاستيعابية الكاملة للناقل فهي مجموع الرقمين أو 3800 مليون نقلة...

جهة أخرى، كل ناقل من هذين الناقلين ينقل بسرعة 1600MT\s ولكن هناك فرق في كمية النقل، فناقل الـ 16 بت ينقل 2 بايت مع كل نقلة، بينما ناقل الـ 8 بت ينقل 1 بايت مع كل نقلة فهنا تجد الفرق بينهما في معدل الإنجاز الكلي...

رقم الـ MT/s هو عدد مرات نقل البيانات، أما كمية البيانات التي يتم نقلها في كل نقلة فهي تختلف هنا، الأمر يشبه سيارة عادية وشاحنة نقل، فلو كان لديك 16 سيارة و16 شاحنة نقل وقمت بنقلهما كليهما خلال ساعة واحدة من مكان لآخر 20 مرة لنقل أغراض، فإن ما تنقله بالسيارات كلها سيكون أقل مما تنقله بالشاحنات، لأن كل نقلة للشاحنات تمتلك كمية أكبر من الأغراض مما تنقله نقلة السيارات...

عموماً سآتيكم بإذن الله هناك