طبقاً لتقرير DigiTimes

TSMC 2nm CPU GPU 3nm FinFET بعد الانتهاء من تقنية 5 نانومتر ، الذي يُتوقع أن تزود كثافة الترانزستور من 84-87٪ مقارنة بعقدة 7 نانومتر الحالية (طبقاً لبعض التصريحات والأخبار)، فإن التركيز كله سوف يذهب الى عملية 3 نانومتر ، حيث تتوقع TSMC أن تصل العقدة إلى مرحلة الإنتاج الكمّي الضخم بحلول عام 2022 . ومن المثير للاهتمام أن TSMC لا تزال تخطط لاستخدام تقنية FinFET من أجل عقدة التصنيع 3 نانومتر ، ولكن من خلال تقنية GAAFET (ترانزستورات تأثير المجال الشامل) .

الجدير بالذكر أن خطط TSMC لاستخدام FinFET في تصنيع عُقد التصنيع الأقل من 5 نانومتر هو شيء اعتقد العديد من المحللين المتخصصين والمتخصصين في الصناعة أنه من الصعب للغاية تحقيقه ، حيث يرى المحللين أنه من المتوقّع أن تتطلب هذه العقد تحت 5 نانومتر مواد أُخرى وتصميمات ترانزستورات أكثر من خطط TSMC .