في زحام التحديات الكبرى التي تواجهها شركات تصنيع الرقاقات حول العالم، أقدمت AMD على إعلان مهم عن بدء تسريع وتيرة إنتاج الجيل القادم من معالجات EPYC، والمعروفة باسمها الرمزي Venice، وذلك في تايوان باستخدام دقة التصنيع المتقدمة بدقة 2 نانومتر من شركة أشباه الموصلات العالمية TSMC، مع خطط مستقبلية لتوسيع نطاق الإنتاج في منشأة التصنيع التابعة لـ TSMC في ولاية أريزونا الأمريكية.

دقة تصنيع 2nm هي التحدي القادم

يمثل هذا الإنجاز البارز في تنفيذ خارطة طريق معالجات مراكز البيانات من AMD تقدمًا مستمرًا نحو تقديم أفضل أداء وتحسين كفاءة الطاقة المطلوبة للبنية التحتية القادمة للحوسبة السحابية، والمؤسسات، والذكاء الاصطناعي. بلا شك هو تحدي واضح من AMD لكل الشركات المنخرطة في هذا التحدي لتقديم أفضل الرقاقات بأفضل دقات التصنيع.

يُذكر أن الشراكة بين AMD و TSMC تغطي التقنيات اللازمة لتوسيع نطاق حوسبة مراكز البيانات الحديثة بدءًا من تقنية تصنيع 2 نانومتر من TSMC لوحدات المعالجة المركزية من الجيل القادم، ووصولاً إلى تقنيات التغليف المتقدمة بما في ذلك تقنيات SoIC-X و CoWoS-L من TSMC. ومع بدء تسريع إنتاج معالجات Venice بدقة تصنيع 2 نانومتر تعمل AMD على تطوير ركيزة وحدات المعالجة المركزية للبنية التحتية للذكاء الاصطناعي، مع الاستمرار في الاستفادة من ريادة TSMC في عمليات التصنيع والتغليف لتقديم منصات حوسبة متكاملة وموسعة.

وتُعد معالجات Venice أول منتج للحوسبة عالية الأداء التي تعرف بـ HPC في القطاع يدخل مرحلة الإنتاج باستخدام دقة تصنيع 2 نانومتر المتطورة من TSMC. وفي هذا السياق، صرحت الدكتورة ليزا سو، رئيسة مجلس الإدارة والرئيسة التنفيذية لشركة AMD، قائلة:

"إن تسريع إنتاج معالجات Venice باستخدام دقة  تصنيع 2 نانومتر من TSMC يمثل خطوة هامة للأمام في تسريع الجيل القادم من البنية التحتية للذكاء الاصطناعي. ومع التوسع السريع في برمجيات الذكاء الاصطناعي وأعباء العمل المعتمدة على الوكلاء الذكيين، يحتاج العملاء إلى منصات يمكنها الانتقال من مرحلة الابتكار إلى مرحلة الإنتاج الفعلي بشكل أسرع. إن شراكتنا العميقة مع TSMC تساعد AMD على طرح تقنيات حوسبة رائدة في السوق بالسرعة والنطاق اللازمين لمواكبة متطلبات هذه المرحلة".

مع اتساع نطاق تبني الذكاء الاصطناعي من مرحلتي التدريب والاستدلال إلى أعباء العمل الأكثر تعقيدًا المعتمدة على الوكلاء الذكيين، أصبحت وحدة المعالجة المركزية أكثر أهمية لتوسيع نطاق البنية التحتية للذكاء الاصطناعي، وتنسيق حركة البيانات، والشبكات، والتخزين، والأمن، وإدارة الأنظمة عبر مراكز البيانات.

ويأتي تسريع إنتاج Venice في وقت تواصل فيه AMD تعزيز مكانتها وزخمها في سوق الخوادم، مما يعكس الطلب المتزايد من العملاء على معالجات EPYC لتشغيل عمليات الحوسبة السحابية الحديثة، والمؤسسات، والحوسبة عالية الأداء، ونشر تطبيقات الذكاء الاصطناعي.

نستطيع القول أن تسريع إنتاج خطوط معالجات Venice في مدينة تايوان والخطط المستقبلية لإنتاجه في منشأة TSMC بولاية أريزونا، سيساعد AMD على تعزيز بصمتها في مجال التصنيع المتقدم والتنوع الجغرافي لعملياتها. ومن خلال دمج ابتكارات الجيل القادم من معالجات EPYC مع قدرات التصنيع المتقدمة حول العالم، تعمل AMD على توسيع القاعدة الأساسية اللازمة لدعم عملائها في نشر وتوسيع نطاق البنية التحتية للذكاء الاصطناعي.

كما ذكر الدكتور سي سي وي، رئيس مجلس الإدارة والرئيس التنفيذي لشركة TSMC، أن AMD تواصل تحقيق تقدم قوي مع الجيل القادم من معالجات EPYC القائمة على دقة تصنيع 2 نانومتر المتقدمة لديها - رغم تسريب عدة تقارير سابقة عن وجود مشكلات في عملية التصنيع - وأن التعاون الوثيق مع AMD يعكس أهمية الجمع بين تقنيات التصنيع الرائدة وابتكارات التصميم المتقدمة، لتمكين الحقبة القادمة من الحوسبة عالية الأداء وحوسبة الذكاء الاصطناعي.

تخطط AMD أيضًا لتوسيع نطاق استخدام دقة تصنيع 2 نانومتر من TSMC لتشمل خارطة طريق معالجات مراكز البيانات الخاصة بها من خلال معالج Verano، وهو معالج EPYC من الجيل السادس المصمم خصيصًا لتحقيق أفضل معادلة من ناحية الأداء مقابل الدولار والواط.

ومن المتوقع أن يعتمد معالج Verano - المصمم لدعم أعباء عمل الحوسبة السحابية والذكاء الاصطناعي - على منصة AMD EPYC مع ابتكارات متطورة في الذاكرة - بما في ذلك تقنية LPDDR - لتقديم أداء وحدة المعالجة المركزية مثالي، ونطاق نقل البيانات معزز، وكفاءة الطاقة المطلوبة لأعباء العمل والتطبيقات التي تواجه قيودًا متزايدة في استهلاك الطاقة.